探针卡器件制造技术

本申请公开了一种探针卡器件。所述探针卡器件包括：一薄膜基板，具有相对的第一表面与第二表面；一第一电路板，设置于所述薄膜基板之所述第二表面上，电性连结所述薄膜基板；以及多个探针，设置于所述薄膜基板之所述第一表面上，其中所述多个探针不具变形能力。

【技术实现步骤摘要】
探针卡器件
本专利技术涉及测试领域，尤其涉及一种探针卡器件。
技术介绍
于测试半导体芯片时，由于待测芯片上不同检测接点间通常存在有高低落差，所以于设计传统探针时需留意探针本身的顺应性(compliance)及其所能承受的最大位移量。因此，传统探针除了需考虑其具有可于接点施力之接触能力外，亦需考量其是否具备适应待测芯片上不同检测接点间的高低落差的弹性，即自身变形能力。传统探针卡器件的制作系采用机械方式或微机电方式制作具自身变形能力的探针之后，接着将探针逐根插入或焊接至针座。因此探针卡器件并无法采用一体成形方式制作，导致其制作成本居高不下。然而，随着现今半导体制程的微缩趋势，待测芯片上的检测接点越来越多，且检测接点之间的间距越来越小。基于传统探针无法一体成形制造，故无法更为降低探针之间的间距，且无法满足待测芯片上检测接点之间的间距的微缩因此，传统探针卡器件已遭遇制作成本过高与应用有限等问题。
技术实现思路
有鉴于此，本专利技术提供了一种探针卡器件，以解决上述传统探针卡器件所遭遇问题。依据一实施例，本专利技术提供了一种探针卡器件，包括：一薄膜基板，具有相对的一第一表面与一第二表面；一第一电路板，设置于所述薄膜基板之所述第二表面上，电性连结所述薄膜基板；以及多个探针，设置于所述薄膜基板之所述第一表面上，其中所述多个探针并不具变形能力。于一实施例中，所述第一电路板与所述薄膜基板的所述第二表面之间无间隙。于一实施例中，本专利技术的探针卡器件更包括一填充材料层，设置于所述薄膜基板的所述第二表面与所述第一电路板之间。于一实施例中，本专利技术的探针卡器件更包括一刚性材料层，设置于所述薄膜基板与所述第一电路板之间，其中所述刚性材料层与所述薄膜基板与所述第一电路板电绝缘。于一实施例中，本专利技术的探针卡器件，更包括一第二电路板，电性连结于所述第一电路板未电性连结所述薄膜基板之一表面。于一实施例中，所述薄膜基板包括聚酰亚胺材料。于一实施例中，所述第一电路板包括陶瓷、硅或玻璃材料。于一实施例中，本专利技术的探针卡器件更包括一第二电路板，电性连结于所述第一电路板未电性连结所述薄膜基板之一表面。于一实施例中，本专利技术的探针卡器件更包括一第三电路板，电性连结于所述第二电路板未电性连结所述第一电路板之一表面。于一实施例中，本专利技术的探针卡器件更包括一填充材料层，设置于所述第一电路板与所述第二电路板之间。于一实施例中，更包括一填充材料层，设置于所述第三电路板与所述第二电路板之间。本专利技术的探针卡器件提供了采用一体成形方式制作的探针的多个实施方案，所制备探针除了兼具传统探针针座功能外，探针卡器件中位于所述多个探针下方的多个有机介电材质膜层则提供了各探针于适应待测芯片接点的高低差时所需的顺应性(compliance)或缓冲能力，如此可更为减少探针卡器件的制作成本及减少所使用探针之间的间距，从而可因应制作待测芯片的半导体制程的微缩趋势而提供具有合适探针针数与探针间距的探针卡器件。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为一剖面示意图，显示依据本专利技术第一实施例之探针卡器件。图2为一剖面示意图，显示图1内探针卡器件中薄膜基板与探针的设置情形。图3为一剖面示意图，显示依据本专利技术第二实施例之探针卡器件。图4为一剖面示意图，显示图3内探针卡器件中薄膜基板与探针的设置情形。图5为一剖面示意图，显示依据本专利技术第三实施例之探针卡器件。图6为一剖面示意图，显示依据本专利技术第四实施例之探针卡器件。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。以下将配合图1-6解说依据本专利技术多个实施例之探针卡器件的实施情形。请参照图1，显示了依据本专利技术第一实施例之探针卡器件10的剖面示意图。探针卡器件10包括一薄膜基板(thinfilmsubstrate)202、一第一电路板204、一填充材料层208、及多个探针2002。所述薄膜基板202具有相对的第一表面A与第二表面B。第一电路板204则设置于所述薄膜基板202之第二表面B上，并电性连结所述薄膜基板202。所述多个探针2002系按照预设间距而设置于所述薄膜基板202之所述第一表面A上并部分埋设于所述薄膜基板202内。所述多个探针2002系不具变形能力。如图1所示，所述薄膜基板202包括一薄膜本体2032、多个第一薄膜连接点2020埋设于所述薄膜本体2032内并邻近所述薄膜基板的所述第一表面A、多个第二薄膜连接点2022形成于所述薄膜本体2032之所述第二表面B、以及至少一内部金属层2024设置于所述薄膜本体2032内部。所述多个第一薄膜连接点2020之至少一者透过所述至少一内部金属层2024电性连接至所述多个第二薄膜连接点2022之至少一者，两相邻第一薄膜连接点2020的间距小于两相邻第二薄膜连接点2022之间距。薄膜基板202用于将窄线距的探针2020电性连接至宽线距的第一电路板204。而所述多个第二薄膜连接点2022之表面包括无电镀镍无电镀钯浸金(ElectrolessNickelElectrolessPalladiumandImmersionGold，ENEPIG)、无电镀镍浸金(ElectrolessNickelImmersionGold，ENIG)、或有机保焊层(OrganicSolderabilityPreservative，OSP)于一实施例中，所述多个第二薄膜连接点2022可以为锡球(solderball)。于另一实施例中，所述多个第二薄膜连接点2022可以为复合焊接体，更明确地说，所述多个第二薄膜连接点2022包括一金属材以及包覆所述金属材料的锡材。所述多个探针2002之一端分别用于电性连接所述多个第一薄膜连接点2020之其中一者，所述多个探针2002之另一端用于电性接触一芯片接点(未示出)，其为一待测芯片(未示出)之接点。此外，所述第一电路板204包括一电路板本体2046、多个第一电路板连接点2040形成于所述电路板本体2046之一第一表面、以及多个第二电路板连接点2042形成于所述电路板本体2046之一第二表面。所述多个第二薄膜连接点2022之至少一者电性连接至所述多个第一电路板连接点2040之至少一者。所述多个第一电路板连接点2040之至少一者透过至少一内部金属层2044电性连接至所述多个第二电路板连接点2042之至少一者。此外，于图1所示的探针卡器件10中，一填充材料层(underfill)208则形成于薄膜基板202以及第一电路板204之间，以包覆所述多个第二薄膜连接点2022及所述多个第一电路板连接点2040。本文档来自技高网...

【技术保护点】
1.一种探针卡器件，其特征在于，所述探针卡器件包括：/n一薄膜基板，具有相对的一第一表面与一第二表面；/n一第一电路板，设置于所述薄膜基板之所述第二表面上，电性连结所述薄膜基板；以及/n多个探针，设置于所述薄膜基板之所述第一表面上，其中所述多个探针不具变形能力。/n

【技术特征摘要】
20191030 TW 1081392901.一种探针卡器件，其特征在于，所述探针卡器件包括：
一薄膜基板，具有相对的一第一表面与一第二表面；
一第一电路板，设置于所述薄膜基板之所述第二表面上，电性连结所述薄膜基板；以及
多个探针，设置于所述薄膜基板之所述第一表面上，其中所述多个探针不具变形能力。


2.如权利要求1所述的探针卡器件，其特征在于，所述第一电路板与所述薄膜基板的所述第二表面之间无间隙。


3.如权利要求1所述的探针卡器件，其特征在于，更包括一填充材料层，设置于所述薄膜基板的所述第二表面与所述第一电路板之间。


4.如权利要求1所述的探针卡器件，其特征在于，更包括一刚性材料层，设置于所述薄膜基板与所述第一电路板之间，其中所述刚性材料层与所述薄膜基板与所述第一电路板电绝缘。


5.如权利要求4所述的探针...

【专利技术属性】
技术研发人员：邱丕良，
申请(专利权)人：巨擘科技股份有限公司，
类型：发明
国别省市：中国台湾;71