总线访问仲裁方案制造技术

本发明专利技术揭示一种处理系统中的总线仲裁方案。所述处理系统包含总线、耦合到所述总线的多个处理器以及总线仲裁器。所述总线仲裁器可向第一层中的所述处理器中的每一者指派第一层权重，且向第二层中的所述处理器中的每一者指派第二层权重。所述总线仲裁器可基于所述指派的第二层权重在总线时间间隔的初始部分期间依次向所述一个或一个以上处理器许可总线访问，且响应于来自具有第一层权重的所述处理器中的任一者的请求在所述总线时间间隔的初始部分期间向所述处理器中的所述任一者许可总线访问。当多个处理器均正在请求访问所述总线时，所述总线仲裁器可向最高层中具有最高权重的发出请求的处理器许可总线访问。

【技术实现步骤摘要】
【国外来华专利技术】总线访问仲裁方案
本揭示案大体上涉及处理系统，且更确切地说，涉及处理系统中的一种总线访问仲 裁方案。技术背景计算机已通过使复杂的处理任务仅通过对键区的若干敲击即可执行而使电子工业发 生变革。这些复杂的任务涉及的复杂组件的数目之高令人难以置信，所述复杂组件以快 速且有效的方式使用总线彼此通信。总线是计算机或其它计算装置中的组件之间的通道 或路径。' 许多总线在传统上实施成共享的总线。共享的总线提供了使任何数目的组件通过共 用路径或通道来通信的手段。近年来，已经在较大程度上用点对点交换连接来取代共享 总线技术。点对点交换连接提供了总线上两个组件之间在其彼此通信时的直接连接。可 使用多个直接链路以允许若干组件同时通信。可使用总线仲裁器来管理总线上的通信。实施总线结构的计算机可包含任何数目的连接到一个或一个以上共享资源(例如存 储器)的处理组件。 一个或一个以上处理器(总线主装置)可通过从总线仲裁器处请求 访问来起始总线交易。总线仲裁器基于预定算法确定将向处理器许可对总线的访问的次 序。过去己经实施各种总线访问仲裁方案来管理这些交易。 一种相当常用的方法是循环 仲裁方案，其在所有处理组件之间平均分派带宽，但完全不考虑等待时间要求。另一常 用方法是固定优先权仲裁方案，其在一定程度上考虑到等待时间要求，但会使可能要求 高带宽的低优先权的处理器严重降级。时分多路复用可能是一种优于基于循环或固定优 先权的仲裁方案的方案，但难以预测何时特定处理器可能会要求访问总线。因此，此项 技术中需要一种总线访问仲裁方案，其针对总线上的处理器提供分派带宽分派的能力同 时仍然维持等待时间要求。
技术实现思路
在本专利技术的一个方面， 一种处理系统包含总线、耦合到所述总线的多个处理器以及 总线仲裁器，所述总线仲裁器经配置以向所述处理器中的一者或一者以上中的每一者指 派第二层权重，且基于所指派的第二层权重在总线时间间隔的初始部分期间向所述一个 或一个以上处理器许可总线访问。所述总线仲裁器进一步经配置以响应于来自具有第一 层权重的处理器中的任一者的请求而在总线时间间隔的初始部分期间向所述处理器中的 所述任一者许可总线访问。在本专利技术的另一方面， 一种处理系统包含总线、耦合到所述总线的多个处理器以及 总线仲裁器，所述总线仲裁器经配置以向第一层中的处理器的每一者指派第一层权重并 向第二层中的处理器的每一者指派第二层权重。所述总线仲裁器进一步经配置以通过向 最高层中的具有最高权重的发出请求的处理器许可总线访问而在请求访问总线的处理器 中的一者或一者以上之间作出仲裁，其中第一层高于第二层。在本专利技术的另一方面， 一种在多个请求访问总线的处理器之间作出仲裁的方法包含 向所述处理器中的一者或一者以上的每一者指派第二层权重；基于所指派的第二层权重 在总线时间间隔的初始部分期间依次向所述一个或一个以上处理器许可总线访问；以及 响应于来自具有第一层权重的处理器中的任一者的请求在总线时间间隔的初始部分期间 向处理器中的所述任一者许可总线访问。在本专利技术的又一方面， 一种在多个请求访问总线的处理器之间作出仲裁的方法包含 向第一层中的处理器中的每一者指派第一层权重；向第二层中的处理器中的每一者指派 第二层权重；以及通过向最高层中的具有最高权重的发出请求的处理器许可总线访问而 在所述请求访问总线的处理器中的一者或一者以上之间作出仲裁，其中第一层高于第二 层。应了解，所属领域的技术人员从以下具体实施方式中将容易了解本专利技术的其它实施 例，具体实施方式中以说明方式展示和描述本专利技术的各种实施例。将了解，本专利技术能够 具有其它且不同的实施例，且其若干细节能够在其它各种方面具有修改，这些均不偏离 本专利技术的精神和范围。因此，应认为附图和具体实施方式本质上是说明性的而不是限制 性的。 附图说明图1是说明处理系统的实例的概念方框图；图2是说明能够支持各种处理器的高带宽要求的总线访问仲裁方案的时序的概念图；图3是说明能够支持各种处理器的高带宽要求的总线访问仲裁方案的操作的概念图；图4是说明能够支持各种处理器的等待时间和高带宽要求两者的总线访问仲裁方案 的时序的概念图；以及图5是说明能够支持各种处理器的等待时间和高带宽要求两者的总线访问仲裁方案 的操作的概念图。具体实施方式以下结合附图阐述的具体实施方式意图作为对本专利技术的各种实施例的描述且不意图 代表其中可实践本专利技术的仅有的实施例。具体实施方式包含特定细节以便提供对本专利技术 的彻底理解。然而，所属领域的技术人员将了解，可在没有这些特定细节的情况下实践 本专利技术。在一些实例中，以方框图形式展示众所周知的结构和组件，以免混淆本专利技术的 概念。图1是说明处理系统的实例的概念方框图。处理系统100可为计算机或者驻存在计 算机中，或者为其它任何能够处理、检索和存储信息的系统。处理系统100可为独立系 统，或者可嵌入在例如无线电话、个人数字助理(PDA)、个人计算机(PC)、膝上型计 算机等装置中。 '处理系统100展示有若干可通过总线110访问存储器104的处理器102a-102c，但可 依据特定应用以及总体设计约束而配置有任何数目的处理器。每个处理器可实施为任何 类型的总线控制组件，包含(举例来说)微处理器、数字信号处理器(DSP)、视频图形 处理器、调制解调器处理器或其它任何信息处理组件。存储器104可为存储器控制器、 高速缓冲存储器、堆栈存储器或其它任何能够检索和存储信息的组件。可使用总线仲裁器108向处理器102a-102c许可总线访问。总线110可用经由总线互 连106的点对点交换连接来实施。在此配置中，总线仲裁器108配置总线互连112以在 处理器中的一者与存储器104之间提供直接连接。可使用总线互连106内的多个直接链 路来允许其它处理器同时与其它总线从属装置通信。或者，总线110可在总线仲裁器108 的控制下实施为共享总线或其它任何类型的总线。可使用总线仲裁器108来管理处理器102a-102c对总线110的访问。在总线仲裁器 108的一个实施例中，处理组件102a-102c可向总线仲裁器108广播命令以及相关联的程 序指令和/或数据。总线仲裁器108可确定命令以及相关联的程序指令和数据将以何种次 序被提供到存储器104，并动态地相应地配置总线互连106。在总线仲裁器108的另一实 施例中，处理器102a-102c可请求访问总线110，且总线仲裁器108可通过动态地重新配 置互连106而确定将以何种次序许可请求。在任一情况下，总线仲裁器108均基于总线 访问仲裁方案确定命令以及相关联的程序指令和数据以何种次序被提供到存储器104。总线访问仲裁方案可经实施以适应各种处理器102a-102c的功能要求。举例来说，处 理器可能要求高带宽，例如视频图形处理器。另一处理器可能要求低等待时间的通信， 例如DSP处理声音通信。又一处理器可能没有任何带宽或等待时间要求，例如中央处理 单元(CPU)处理因特网电子邮件。后一种通信(没有任何带宽或等待时间要求的通信) 通常称为尽力而为(best efforts)通信。可使用总线访问仲裁方案在各个处理器间分派带宽同时维持等待时间要求。这可通 过创建多个层来实现，将从所述多个层处确定对总线110的访问。举本文档来自技高网...

【技术保护点】
一种处理系统，其包括：　　　　总线；　　　　多个处理器，其耦合到所述总线；以及　　　　总线仲裁器，其经配置以向所述处理器中的一者或一者以上的每一者指派第二层权重，且基于所述指派的第二层权重在总线时间间隔的初始部分期间向所述一个或一个以上处理器依次许可总线访问，所述总线仲裁器进一步经配置以响应于来自具有第一层权重的所述处理器中的任一者的请求而在所述总线时间间隔的初始部分期间向所述处理器中的所述任一者许可总线访问。

【技术特征摘要】
【国外来华专利技术】US 2005-3-1 11/070,3381.一种处理系统，其包括总线；多个处理器，其耦合到所述总线；以及总线仲裁器，其经配置以向所述处理器中的一者或一者以上的每一者指派第二层权重，且基于所述指派的第二层权重在总线时间间隔的初始部分期间向所述一个或一个以上处理器依次许可总线访问，所述总线仲裁器进一步经配置以响应于来自具有第一层权重的所述处理器中的任一者的请求而在所述总线时间间隔的初始部分期间向所述处理器中的所述任一者许可总线访问。2. 根据权利要求1所述的处理系统，其中所述总线仲裁器进一步经配置以在所述总线 时间间隔的初始部分之后所述总线时间间隔的其余部分期间响应于来自所述处理 器中的所述任一者的请求而向所述处理器中的所述任一者许可总线访问。3. 根据权利要求2所述的处理系统，其中所述总线仲裁器进一步经配置以基于循环方 案在所述总线时间间隔的其余部分期间向所述处理器中的所述任 一 者许可总线访 问。4. 根据权利要求1所述的处理系统，其中所述总线仲裁器进一步经配置以调谐所述总 线时间间隔的持续时间。5. 根据权利要求1所述的处理系统，其中所述总线仲裁器进一步经配置以向所述一个 或一个以上处理器中具有最高的第二层权重的处理器许可总线访问，且在许可总线 访问之后减少此处理器的第二层权重。6. 根据权利要求5所述的处理系统，其中当所述一个或一个以上处理器中的每一者的 第二层权重减少到零时，所述总线时间间隔的初始部分结束。7. 根据权利要求6所述的处理系统，其中所述总线仲裁器进一步经配置以在所述总线 时间间隔的每一者开始时为所述一个或一个以上处理器中的每一者设定所述第二 层权重。8. 根据权利要求1所述的处理系统，其中所述第二层权重包括被指派有所述第二层权 重的所述处理器在所述总线时间间隔期间要求的总线访问许可的数目。9. 根据权利要求l所述的处理系统，其中所述第二层权重包括被指派有所述第二层权 重的所述处理器在所述总线时间间隔期间要求的数据拍的数目。10. 根据权利要求l所述的处理系统，其中所述总线仲裁器进一步经配置以在服务质量 时间间隔开始时为具有第一层权重的所述处理器中的所述任一者中的每一者设定 所述第一层权重。11. 根据权利要求10所述的处理系统，其中所述服务质量时间间隔的持续时间与所述 总线时间间隔的持续时间相同。12. 根据权利要求10所述的处理系统，其中所述服务质量时间间隔的持续时间与所述 总线时间间隔的持续时间不同。13. 根据权利要求10所述的处理系统，其中所述总线仲裁器进一步经配置以减少所述 处理器中被许可访问所述总线的所述任一者的第一层权重。14. 根据权利要求10所述的处理系统，其中所述总线仲裁器进一步经配置以调谐所述 服务质量时间间隔的持续时间。15. —种处理系统，其包括'总线；多个处理器，其耦合到所述总线；以及总线仲裁器，其经配置以向第一层中所述处理器中的每一者指派第一层权重，且 向第二层中所述处理器中的每一者指派第二层权重，所述总线仲裁器进一步经配置以通过向最高层中具有最高权重的发出请求的处理器许可总线访问而在所述请求 访问所述总线的处理器中的一者或一者以上之间作出仲裁，其中所述第一层高于所 述第二层。16. 根据权利要求15所述的处理系统，其中所述总线仲裁器进一步经配置以针对被许 可访问所述总线的所述发出请求的处理器减少适当层中的权重。17. 根据权利要求16所述的处理系统，其中所述处理器进一步经配置以在服务质量时 间间隔开始时为所述第一层中的处理器中的每一者设定所述第一层权重，并在总线 时间间隔开始时为所述第二层中的处理器中的每一者设定所述第二层权重。18. 根据权利要求17所述的处理系统，其中所述服务质量时间间隔的持续时间与所述 总线时间间隔的持续时间相同。19. 根据权利要求17所述的处理系统，其中所述服务质量时间间隔的持续时间与所述 总线时间间隔的持续时间不同。20. 根据权利要求17所述的处理系统，其中所述总线仲裁器进一步经配置以调谐所述 服务质量时间间隔与所述总线时间间隔的持续时间。21. 根据权利要求17所述的处理系统，其中所述第二层权重包括被指派有所述第二层 权重的所述处理器在所述总线时间间隔期间要求的总线访问许可的数目。22. 根据权利要求17所述的处理系统，其中所述第二层权重包括被指派有所述第二层 权重的所述处理器在所述总线时间间隔期间要求的数据拍的数目。23. 根据权利要求15所述的处理系统，其中指派给所述第二层中的处理器中的每一者 的所述第二层权重涉及被指派有所述第二层权重的所述处理器的带宽。24. 根据权利要求15所述的处理系统，其中所述总线仲裁器进一步经配置以在所述发 出请求的处理器均不具有第一或第二层权重时通过用循环...

【专利技术属性】
技术研发人员：贾亚普拉喀什苏布拉马尼亚姆贾纳桑，理查德杰拉尔德霍夫曼，特伦斯J洛曼，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]