多端口高速缓冲存储器结构制造技术

本发明专利技术涉及一种多端口高速缓冲存储器结构。多端口高速缓冲存储器（２００）包含用以输入多个地址的多个输入端口（２０１，２０３），至少每一地址的一部分索引多条通路；用以输出与所述多个地址的每一个相关的数据的多个输出端口（２２７，２２９）；用以存储所述多条通路的多个存储块（２１９ａ，２１９ｂ，２１９ｃ），每个存储块均包含一个单独的输入端口（２１７ａ，２１７ｂ，２１７ｃ，２１７ｄ）并存储所述通路；用以选择所述多条通路中的一个以便所选通路的数据在所述高速缓冲存储器（２００）的相关输出端（２２７，２２９）上输出的装置（２０９，２１５，２２３，２２５）；用以预测哪些通路会被所述多个地址的每一个索引的预测器（２１１）；以及在预测的通路的基础上索引所述多条通路的装置（２１３ａ，２１３ｂ，２１３ｃ，２１３ｄ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及多端口高速缓冲存储器。特别地，本专利技术涉及在N 路组相联高速缓冲存储器中的通路预测。
技术介绍
在现有的处理器技术中，将处理器性能和存储器性能(时钟速 度)分离的高速缓存是公知的。通常采用组相联高速缓冲器来提高高 速缓存的性能。在组相联高速缓存中， 一个给定的地址选择两个或者 更多个为一组的高速缓存线存储位置，其被用以存储由该地址指出的 高速缓存线。 一组中的高速缓存线存储位置被称作该组中的通路，并 且具有N条通路的高速缓存被称作N路组相联高速缓存。此时所需 的高速缓存线通过标签方式选择。高速缓存在现代数字信号处理器(DSP)中有着广泛的应用。然 而，由于有多个接口同时连接到存储器的(例如，用于程序指令的一 个接口和用于数据存取的两个接口) DSP的不同结构，高速缓存结 构需要与经典处理器结构中的那些结构不同。不变的是，DSP所需 的高速缓存结构是一个双或者高阶哈佛(Harvard)存储器存取结构。 通常，由于双哈佛结构的每一循环存取行为中的两次转换，这样的高 速缓存应当用双端口存储块实现。图1图解了典型的用于包含双哈佛结构的DSP中的N路组相联 高速缓存结构。高速缓冲存储器100包含连接到例如数据总线和命令 总线(图中未显示)的两个输入端口 101、 103，这两条总线要求对 存储器同时访问。地址X在输入端口 101输入，以及地址Y在输入 端口103输入，以检索相关的数据和指令。每一地址X和Y都包含 一个标签(高位)和一个索引(低位)。每一个地址X和Y的标签 和索引分别通过第一和第二输入端口 101、 103输入到各自的标签存储器105、 107中。在查找特定标签之后，标签存储器105、 107输出 各自的X通路选择器和Y通路选择器。并行于标签存储器查找，X 和Y地址的每个索引被放在多个双端口存储块109a、 109b、 109c、 109d的输入端。每一个存储块109a、 109b、 109c、 109d均被每一个 X和Y输入地址的X索引和Y索引访问以访问多条通路。用于每个 地址X和Y的通路被输出到每个存储块各自的输出端口。由X地址 的索引访问的多条通路被输出到X通路多路复用器111，由Y地址 的索引访问的多条通路被输出到Y通路多路复用器113。来自标签存储器105的X通路选择器输出被输入到X通路多路 复用器111以选择由X地址索引访问的多条通路和多个双端口存储 块109a、 109b、 109c、 109d输出中的一个。与所选的通路相关的数 据被放置在高速缓冲存储器IOO的第一输出端口 115。以相似的方式， Y通路由Y通路多路复用器113选择，并且相关的数据在高速缓冲 存储器100的第二输出端口 117上输出。为了能够实现这样已知的DSP所要求的同时访问，需要双端口 存储块。然而，这样的双端口存储块在面积、时钟速度和功耗方面相 对较贵。在深亚微米技术中，由于在深亚微米量级，随着延迟的增加， 连线延迟是有害的，所以需要保持存储器和内核邻近连接。这和现代 应用中增长的存储器需求是有冲突的。通过高速缓存结构可以解决这 种冲突，在这里， 一个小的高速缓冲存储器放置在内核附近，对到远 端的大存储器的访问进行缓冲。通过采用一个统一的存储器，该存储 器有两个和外界相连的分别用于程序指令和数据的存储器接口，这个 问题在现代微控制器中得到解决。然而，对于DSP来讲，带有高速 缓存的双哈佛结构的结合导致了在这样的微控制器结构中从未发现 过的复杂性，也就是存储空间之间的高速缓存器一致性。在这样的微 控制器中，由于代码和数据之间的良好的分离，不需要对两个空间同 时访问，以及允许数据和程序高速缓存的独立实现，因此一致性的缺 乏并不是一个问题。在有两个(或更多)数据总线连接到同一数据存储器的DSP上，由于存储空间上更深入的数据共享，导致高速缓存结构必须以更有效 的方式解决非一致性问题。通过采用图1中所示的有内部双端口存储 块以允许一个周期内两次访问的双端口高速缓存结构，可以实现这一 目的。这样可以确保数据只是在一个高速缓冲存储块内出现，因而确 定保证一致性。然而，由于双端口存储器相比较通常的单端口存储器 效率偏低，这导致在面积和速度方面会有很大的开销。可选的是，取代并行访问，可以在实际的存储器访问之前执行标签查找。然而，这需要在访问实际的存储块109a-109d之前对标签 存储器105、 107执行一次额外的存储器访问。该额外的访问会对处 理器的速度和性能都有非常显著的影响。
技术实现思路
因此，在不要求一个额外的周期以在进行实际的存储块访问之 前进行标签存储器访问的情况下，本专利技术克服了双端口存储块的缺 陷，并在双端口或者多端口高速缓冲存储器中采用单端口存储块等存 储块，该双端口或多端口高速缓冲存储器适合于DSP等。按照本专利技术的一个方面，通过提供一个多端口高速缓冲存储器可以实现这个目的，该高速缓冲存储器包括用于输入多个地址的多 个输入端口，每个地址的至少一部分对多条通路索引；用于输出与所 述多个地址每一个相关的数据的多个输出端口；存储所述多条通路的 多个存储块，每一个所述存储块包含一个单输入端口；用以预测哪些 通路将会被所述多个地址的每一个索引的预测器；用以基于预测的通 路索引所述多条通路的装置；以及选择所述多条通路之一以使所选通路的数据在所述高速缓冲存储器相关的输出端口输出的装置。这样，单端口存储块能够在多端口高速缓存中得到应用。这就 减少存储器的面积，增加时钟速度并降低功耗。由于使用了单端口存 储块，所以在每一个周期内只允许对每个存储块进行一次访问，也就 是两个同时访问必须指向不同的存储块。存储器可以被分成多个较小 的块。在每个周期内，只有一个或者两个较小的块是起作用的，这样 更降低功耗。取代真实的标签存储器查找而使用预测，能够对要被访问的正 确的存储块进行早期选择。然而，在错误预测的情况下，惩罚的出现 和代价都受到限制。在实际的实现中，这可能低至一个时钟周期。在很多情况下，应用软件不会有关于通过两个数据通道进行访 问的完全随机行为，所以通路预测是有效的。就像数据访问多多少少 在时间上进行(参照的时间局部性)的一样，进行在数据空间上的访 问(空间局部性形式)。此外，在很多情况下，对于两个同时的访问，可以假定这些访 问位于不同的通路上，这样，如果知道哪条通路将被寻址， 那么，在和特定的通路没有冲突的情况下(冲突是两个空间对同一通 路寻址)，存储器访问地址能够被指向正确的通路(和相关的存储块)。优选的是，选择装置包含用以查找每个相关地址的标签部分的 多个标签存储器，该査找与对所述多条通路进行的索引并行进行。由于标签存储器访问以并行的方式进行，也就是在真实的通路 存储器访问的同一周期内，只在访问周期的最后，选择所有高速缓冲 通路存储器的正确数据，这意味着可以防止地址冲突。利用存在每个数据空间的参考局部性这个事实，用最简单的方 式可以假定下一个存储器访问可能要访问与上一个访问的同一通路。 这意味着最简单形式的预测可以被利用，诸如对被访问地址的标签部 分和前一地址进行比较并利用比较结果来选择最有可能的地址和存 储块组合。这是相对低成本的不包括例如存储器访问的操作。基于该 预测，可以基于与前一访问相同的通路进本文档来自技高网...

【技术保护点】
一种多端口高速缓冲存储器，包括：多个输入端口，用于输入多个地址，每个地址的至少一部分对多条通路进行索引；多个输出端口，用于输出与所述多个地址的每一个相关的数据；多个存储块，用于存储所述多条通路，每一个所述存储块均包含一个单输入端口；预测器，用于预测哪些通路将被所述多个地址中的每一个索引；索引装置，基于预测的通路对所述多条通路进行索引；以及选择装置，选择所述多条通路中的一条，以使所述被选通路的数据在所述高速缓冲存储器的相关输出端口上输出。

【技术特征摘要】
【国外来华专利技术】EP 2005-6-9 05105035.91.一种多端口高速缓冲存储器，包括多个输入端口，用于输入多个地址，每个地址的至少一部分对多条通路进行索引；多个输出端口，用于输出与所述多个地址的每一个相关的数据；多个存储块，用于存储所述多条通路，每一个所述存储块均包含一个单输入端口；预测器，用于预测哪些通路将被所述多个地址中的每一个索引；索引装置，基于预测的通路对所述多条通路进行索引；以及选择装置，选择所述多条通路中的一条，以使所述被选通路的数据在所述高速缓冲存储器的相关输出端口上输出。2. 按照权利要求1所述的多端口高速缓冲存储器，其中，所述 选择装置包括多个标签存储器，该多个标签器用于并行于对所述多条 通路的索引，査找每个相关地址的标签部分。3. 按照权利要求1或者2所述的多端口高速缓冲存储器，其中， 所述预测器对地址的标签部分和前一地址的标签部分进行比较以预 测通路。4. 按照权利要求1或者2所述的多端口高速缓冲存储器，其中， 所述...

【专利技术属性】
技术研发人员：科内利斯M穆尔曼，马思万斯特拉林，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]