新型集成电路失效分析检测方法技术

本申请实施例涉及一种新型集成电路失效分析检测方法。根据本申请的一实施例，新型集成电路失效分析检测方法包括：对集成电路组件进行封胶以得到包含新型集成电路的胶柱体，其中集成电路组件包括晶片和衬底，衬底具有第一表面和与第一表面相对的第二表面，晶片位于衬底的第一表面上；以及从靠近衬底的第二表面的胶柱体的底面进行研磨至暴露衬底。本申请实施例提供的新型集成电路失效分析检测方法可有效解决传统技术中遇到的问题。

【技术实现步骤摘要】
新型集成电路失效分析检测方法
本申请实施例大体上涉及半导体领域，更具体地，涉及新型集成电路失效分析检测方法。
技术介绍
在对集成电路组件，如封装产品进行分析时，通常需要观察集成电路组件里的晶片上的电路情况。传统的机械开盖法使用刀片将集成电路组件的外层和晶片所在的衬底的结合面分开，以观察晶片上的电路情况，此种方法在作业过程中容易造成晶片的损坏，且因此会破坏连接集成电路组件的外层和衬底的结合面的结构，例如若干个凸块连接点被破坏，使得同颗组件不能继续对凸块连接点的连接面做侧面研磨观察，因而使得集成电路组件的分析结果不准确。因此，现有的集成电路失效分析检测方法需进一步改进。
技术实现思路
本申请实施例的目的之一在于提供一种新型集成电路失效分析检测方法，其可有效避免集成电路组件里的晶片的损坏。本申请的一实施例提供一种新型集成电路失效分析检测方法，其包括：对集成电路组件进行封胶以得到包含新型集成电路的胶柱体，其中集成电路组件包括晶片和衬底，衬底具有第一表面和与第一表面相对的第二表面，晶片位于衬底的第一表面上；以及从靠近衬底的第二表面的胶柱体的底面进行研磨至暴露衬底。根据本申请的另一实施例，其中衬底是透光的。根据本申请的另一实施例，其中衬底是钽酸锂衬底。根据本申请的另一实施例，其中集成电路组件还包括基板，基板和晶片之间由凸块相连接。根据本申请的另一实施例，其中在从靠近衬底的第二表面的胶柱体的底面进行研磨至暴露衬底之后，将该胶柱体旋转一个角度进行研磨。根据本申请的另一实施例，其中封胶包括：将集成电路组件放置于胶体中；以及对放置有集成电路组件的胶体进行固化。根据本申请的另一实施例，其中胶体围封集成电路组件的全部外表面。与现有技术相比，本申请实施例提供的新型集成电路失效分析检测方法，可有效避免待测试部件的破坏，同时可实现对同一颗集成电路组件的不同测试部位的有效分析。附图说明在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，在不需要创造性劳动的前提下，依然可以根据这些附图中所例示的结构来获得其他实施例的附图。图1A和图1B为传统的机械开盖法的示意图。图2A和图2B为基板研磨法的示意图。图3A-3D为根据本申请的一些实施例的新型集成电路失效分析检测方法的示意图。具体实施方式为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词（例如“水平地”、“向下地”、“向上地”等等）应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。传统的用于集成电路组件（以下简称为“样品”）测试的方法包括机械开盖法和基板研磨法。图1A和图1B为传统的机械开盖法的示意图，在机械开盖法中，首先需要用镊子将样品10固定，并放于低倍显微镜下，将刀片对准样品10的基板112和封装体118的交界面（如图1A中的虚线a所示）切割一条缝隙，进一步将刀片向样品10内部切割直至贯穿交界面，使基板112与封装体118分离，得到经分割后的样品10的表面101，如图1B所示。其中，封装体118可由化合物组成。如图1A所示，晶片116与基板112之间有空腔。封装体118可以是，但不限于，通过压膜工艺压合上去的胶膜，使得衬底110与基板112之间的空腔结构内不存在封装体。将经分割后的样品10的表面101放置在光学显微镜下观察便可得到晶片116上的电路情况。然而，该作业过程中会造成样品10的衬底110表面的损坏与污染，进而损坏晶片116。此外，由于基板112与封装体118分离后，凸块114与基板112的连接已被破坏，因此无法继续对样品10做侧面研磨以观察凸块114与基板112的连接情况。图2A和图2B为基板研磨法的示意图。如图2A所示，对样品10进行封胶处理后可使样品10的上表面和左右两侧被胶体117围封，然后从基板112的底部沿着垂直衬底110的方向（如图2A中的箭头c所示）进行研磨至凸块114，以得到经研磨后的样品的表面101（如图2B所示），此时通过在显微镜下从经研磨后的表面101便可观察晶片116上的电路情况。由于在对基板112进行研磨至凸块114露出时，基板112与凸块114的连接已被破坏，同时也影响凸块114与晶片116的连接情况，从而造成晶片116上的电路的损坏与污染。此外，由于凸块114与衬底110的连接已被破坏，因此无法继续对该样品做侧面研磨以观察凸块114与基板112的连接情况。如果需要观察样品的凸块与基板的连接情况，则需要使用另一个样品，然后对样品进行封胶处理得到包含样品的胶柱体，接着对胶柱体的侧面沿着研磨方向研磨至凸块，从而观察凸块与基板的连接情况。由于基板研磨法需要使用额外的样品进行封胶才能对胶柱体进行侧面研磨，一方面影响样品失效分析的试验时间，另一方面因同颗样品的分析试验项目不完整，将会导致分析试验结果不准确。由于需要使用额外的样品，因而增加测试的成本。图3A-3D为根据本申请的一些实施例的新型集成电路失效分析检测方法的示意图。该方法包括：对样品进行封胶以得到包含集成电路的胶柱体22，其中样品包括晶片216和衬底210，封装体218包封晶片216和衬底210，样品的上表面和左右两侧被胶体217围封，衬底210具有第一表面220和与第一表面220相对的第二表面222，晶片216位于衬底210的第一表面220上；以及从靠近衬底210的第二表面222的胶柱体22的底面219沿着方向e进行研磨至暴露衬底210（如附图3A中的虚线d的位置）。根据本申请的一些实施例，衬底210可以是钽酸锂衬底。钽酸锂晶体具有较好的电光性能、压电性能本文档来自技高网...

【技术保护点】
1.一种新型集成电路失效分析检测方法，其包括：/n对集成电路组件进行封胶以得到包含所述新型集成电路的胶柱体，其中所述集成电路组件包括封装体、晶片和衬底，所述封装体包封所述晶片和所述衬底，所述衬底是透光的且具有第一表面和与所述第一表面相对的第二表面，所述晶片位于所述衬底的所述第一表面上；以及/n从靠近所述衬底的所述第二表面的所述胶柱体的底面进行研磨至暴露所述衬底。/n

【技术特征摘要】
1.一种新型集成电路失效分析检测方法，其包括：
对集成电路组件进行封胶以得到包含所述新型集成电路的胶柱体，其中所述集成电路组件包括封装体、晶片和衬底，所述封装体包封所述晶片和所述衬底，所述衬底是透光的且具有第一表面和与所述第一表面相对的第二表面，所述晶片位于所述衬底的所述第一表面上；以及
从靠近所述衬底的所述第二表面的所述胶柱体的底面进行研磨至暴露所述衬底。


2.根据权利要求1所述的方法，其中所述衬底是钽酸锂衬底。


3.根据权利要求1所述的方法，...

【专利技术属性】
技术研发人员：龚羽，沈春，周耀，
申请(专利权)人：苏州日月新半导体有限公司，
类型：发明
国别省市：江苏;32