一种提高显示屏驱动电流的电路及驱动方法技术

本发明专利技术公布一种提高显示屏驱动电流的电路及驱动方法，其中电路包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2；上述技术方案中晶体管T3的控制端可以及时接收到Q2点的电压，可以极大地提升晶体管T3的驱动电流。Q3的boost电位在t3时刻达到最高点，可以极大提升画素的充电速度和放电速度。本申请的结构在电压和半导体材料不变的条件下，可以进一步提高显示屏的分辨率和刷新率，提高显示屏的竞争力。

【技术实现步骤摘要】
一种提高显示屏驱动电流的电路及驱动方法
本专利技术涉及显示屏
，尤其涉及一种提高显示屏驱动电流的电路及驱动方法。
技术介绍
近年来，显示屏目前已进入产品多元化，由于产品的多样化应用与客端需求，显示屏在向着轻、薄、低功耗与低成本方面发展。其中，低成本与低功耗是相对重要的课题。对于显示屏来说，为了满足日益增长的高分辨率和高刷新率，电路的驱动力必须更高，即显示屏内的电子迁移速度更快，驱动电流更高。通常情况下，可以采用提高电压或更换迁移率更高的半导体材料来达成，但这无疑增加了显示屏的成本。
技术实现思路
为此，需要提供一种提高显示屏驱动电流的电路及驱动方法，解决不提高电压或更换迁移率更高的半导体材料的前提下，增加显示屏的驱动电流的问题。为实现上述目的，本实施例提供了一种提高显示屏驱动电流的电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2；所述晶体管T1的控制端连接栅极线G(n-4)，所述晶体管T1的输入端连接电压信号FW,所述晶体管T1的输出端分别连接晶体管T7的控制端、晶体管T3的控制端和晶体管T2的输出端；所述晶体管T2的控制端连接栅极线G(n+4)，所述晶体管T2的输入端连接电压信号BW；所述晶体管T3的输入端连接时钟信号CKn，所述晶体管T3的输出端分别连接晶体管T10的输入端、栅极线G(n)和电容C2的第二极板；所述电容C1的第一极板连接到所述晶体管T1的输出端和晶体管T3的控制端之间的线路上，所述电容C1的第二极板连接电容C2的第一极板；所述晶体管T5的控制端连接栅极线G(n-2)，所述晶体管T5的输入端连接电压信号FW，所述晶体管T5的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上；所述晶体管T6的控制端连接栅极线G(n+2)，所述晶体管T6的输入端连接电压信号BW，所述晶体管T6的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上；所述晶体管T4的控制端连接栅极线G(n+4)，所述晶体管T4的输入端连接栅极线G(n+4)，所述晶体管T4的输出端连接晶体管T9的输入端；所述晶体管T7的输入端分别连接晶体管T8的控制端、晶体管T9的输入端和晶体管T10的控制端，所述晶体管T7的输出端、所述晶体管T8的输出端、所述晶体管T9的输出端和所述晶体管T10的输出端分别连接电压信号VGL；所述晶体管T9的控制端连接时钟信号CKnB；所述晶体管T11的控制端连接时钟信号CKnB，所述晶体管T11的输入端连接栅极线G(n)，所述晶体管T11的输出端连接电压信号VGL。进一步地，所述电路通过所述栅极线G(n)连接显示屏上的画素。进一步地，所述电路为多个，所述画素为多个，多个的画素阵列排布在显示屏上，每个画素均连接一个所述电路的栅极线G(n)。进一步地，显示屏为LCD显示屏。进一步地，所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端、所述晶体管T6的输入端、所述晶体管T7的输入端、所述晶体管T8的输入端、所述晶体管T9的输入端、所述晶体管T10的输入端和所述晶体管T11的输入端均为漏极。进一步地，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶体管T7、所述晶体管T8、所述晶体管T9、所述晶体管T10和所述晶体管T11均为薄膜晶体管。本实施了还提供一种提高显示屏驱动电流的电路驱动方法，应用于上述任意一项实施例所述的提高显示屏驱动电流的电路，包括如下步骤：在t1阶段，电压信号FW写入高电位，电压信号BW和电压信号VGL均写入低电位，时钟信号CK写入低电位，时钟信号CKnB写入高电位，栅极线G(n-4)写入高电位，栅极线G(n-2)写入低电位，栅极线G(n)写入低电位，栅极线G(n+2)写入低电位，栅极线G(n+4)写入低电位；在t2阶段，电压信号FW写入高电位，电压信号BW和电压信号VGL均写入低电位，时钟信号CK写入低电位，时钟信号CKnB写入低电位，栅极线G(n-4)写入低电位，栅极线G(n-2)写入高电位，栅极线G(n)写入低电位，栅极线G(n+2)写入低电位，栅极线G(n+4)写入低电位；在t3阶段，电压信号FW写入高电位，电压信号BW和电压信号VGL均写入低电位，时钟信号CK写入高电位，时钟信号CKnB写入低电位，栅极线G(n-4)写入低电位，栅极线G(n-2)写入低电位，栅极线G(n)写入高电位，栅极线G(n+2)写入低电位，栅极线G(n+4)写入低电位；在t4阶段，电压信号FW写入高电位，电压信号BW和电压信号VGL均写入低电位，时钟信号CK和时钟信号CKnB均写入低电位，栅极线G(n-4)、栅极线G(n-2)、栅极线G(n)、栅极线G(n+2)和栅极线G(n+4)均写入低电位；在t5阶段，电压信号FW写入高电位，电压信号BW和电压信号VGL均写入低电位，时钟信号CK和时钟信号CKnB均写入低电位，栅极线G(n-4)写入低电位，栅极线G(n-2)写入低电位，栅极线G(n)写入低电位，栅极线G(n+2)写入高电位，栅极线G(n+4)写入低电位；在t6阶段，电压信号FW写入高电位，电压信号BW和电压信号VGL均写入低电位，时钟信号CK和时钟信号CKnB均写入低电位，栅极线G(n-4)写入低电位，栅极线G(n-2)写入低电位，栅极线G(n)写入低电位，栅极线G(n+2)写入低电位，栅极线G(n+4)先写入低电位，后写入高电位；其中，t1阶段、t2阶段、t3阶段、t4阶段、t5阶段和t6阶段是按自先而后的顺序排列。区别于现有技术，上述技术方案中晶体管T3的控制端可以及时接收到Q2点的电压，可以极大地提升晶体管T3的驱动电流。Q3的boost电位在t3时刻达到最高点，可以极大提升画素的充电速度和放电速度。本申请的结构在电压和半导体材料不变的条件下，可以进一步提高显示屏的分辨率和刷新率，提高显示屏的竞争力。附图说明图1为本实施例所述提高显示屏驱动电流的电路的结构示意图；图2为本实施例所述提高显示屏驱动电流的电路的时序图。具体实施方式为详细说明技术方案的
技术实现思路
、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。请参阅图1至图2，本实施例一种提高显示屏驱动电流的电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2。晶体管是作为开关，用于控制线路的连通或者关断。电容是两个相互靠近的导体，两个导体中间夹一层不导电的绝缘介质，电容用于储存电荷。所述晶体管T1的控制端连接栅极线G(n-4)，所述本文档来自技高网...

【技术保护点】
1.一种提高显示屏驱动电流的电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2；/n所述晶体管T1的控制端连接栅极线G(n-4)，所述晶体管T1的输入端连接电压信号FW,所述晶体管T1的输出端分别连接晶体管T7的控制端、晶体管T3的控制端和晶体管T2的输出端；/n所述晶体管T2的控制端连接栅极线G(n+4)，所述晶体管T2的输入端连接电压信号BW；/n所述晶体管T3的输入端连接时钟信号CKn，所述晶体管T3的输出端分别连接晶体管T10的输入端、栅极线G(n)和电容C2的第二极板；/n所述电容C1的第一极板连接到所述晶体管T1的输出端和晶体管T3的控制端之间的线路上，所述电容C1的第二极板连接电容C2的第一极板；/n所述晶体管T5的控制端连接栅极线G(n-2)，所述晶体管T5的输入端连接电压信号FW，所述晶体管T5的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上；/n所述晶体管T6的控制端连接栅极线G(n+2)，所述晶体管T6的输入端连接电压信号BW，所述晶体管T6的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上；/n所述晶体管T4的控制端连接栅极线G(n+4)，所述晶体管T4的输入端连接栅极线G(n+4)，所述晶体管T4的输出端连接晶体管T9的输入端；/n所述晶体管T7的输入端分别连接晶体管T8的控制端、晶体管T9的输入端和晶体管T10的控制端，所述晶体管T7的输出端、所述晶体管T8的输出端、所述晶体管T9的输出端和所述晶体管T10的输出端分别连接电压信号VGL；/n所述晶体管T9的控制端连接时钟信号CKnB；/n所述晶体管T11的控制端连接时钟信号CKnB，所述晶体管T11的输入端连接栅极线G(n)，所述晶体管T11的输出端连接电压信号VGL。/n...

【技术特征摘要】
1.一种提高显示屏驱动电流的电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2；
所述晶体管T1的控制端连接栅极线G(n-4)，所述晶体管T1的输入端连接电压信号FW,所述晶体管T1的输出端分别连接晶体管T7的控制端、晶体管T3的控制端和晶体管T2的输出端；
所述晶体管T2的控制端连接栅极线G(n+4)，所述晶体管T2的输入端连接电压信号BW；
所述晶体管T3的输入端连接时钟信号CKn，所述晶体管T3的输出端分别连接晶体管T10的输入端、栅极线G(n)和电容C2的第二极板；
所述电容C1的第一极板连接到所述晶体管T1的输出端和晶体管T3的控制端之间的线路上，所述电容C1的第二极板连接电容C2的第一极板；
所述晶体管T5的控制端连接栅极线G(n-2)，所述晶体管T5的输入端连接电压信号FW，所述晶体管T5的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上；
所述晶体管T6的控制端连接栅极线G(n+2)，所述晶体管T6的输入端连接电压信号BW，所述晶体管T6的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上；
所述晶体管T4的控制端连接栅极线G(n+4)，所述晶体管T4的输入端连接栅极线G(n+4)，所述晶体管T4的输出端连接晶体管T9的输入端；
所述晶体管T7的输入端分别连接晶体管T8的控制端、晶体管T9的输入端和晶体管T10的控制端，所述晶体管T7的输出端、所述晶体管T8的输出端、所述晶体管T9的输出端和所述晶体管T10的输出端分别连接电压信号VGL；
所述晶体管T9的控制端连接时钟信号CKnB；
所述晶体管T11的控制端连接时钟信号CKnB，所述晶体管T11的输入端连接栅极线G(n)，所述晶体管T11的输出端连接电压信号VGL。


2.根据权利要求1所述的一种提高显示屏驱动电流的电路，其特征在于，所述电路通过所述栅极线G(n)连接显示屏上的画素。


3.根据权利要求2所述的一种提高显示屏驱动电流的电路，其特征在于，所述电路为多个，所述画素为多个，多个的画素阵列排布在显示屏上，每个画素均连接一个所述电路的栅极线G(n)。


4.根据权利要求1或2或3所述的一种提高显示屏驱动电流的电路，其特征在于，显示屏为LCD显示屏。


5.根据权利要求1所述的一种提高显示屏驱动电流的电路，其特征在于，所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端、所述晶...

【专利技术属性】
技术研发人员：谢建峰，
申请(专利权)人：福建华佳彩有限公司，
类型：发明
国别省市：福建;35