主从式多处理器系统以及软件版本加载方法技术方案

本发明专利技术公开了一种软件版本加载方法，包括：第一步骤，主处理器执行其引导存储器的引导程序，以初始化主处理器以及相关外围电路接口；第二步骤，主处理器从网管版本服务器下载相关内容，并保存在主处理器的程序存储器中；第三步骤，主处理器通过向一个或多个从处理器发送复位控制信号，通过总线控制开关将各个处理器所需的相关程序版本写入相应的引导及程序存储器；第四步骤，主处理器和从处理器分别启动各自的各项功能和任务；以及第五步骤，主处理器和从处理器建立主从通信关系，以使主处理器监控和管理从处理器的运行状态。另外，本发明专利技术还提供了一种软件版本加载系统。本发明专利技术降低了电路的复杂度，方便了软件版本的加载、升级和维护管理。

【技术实现步骤摘要】

本专利技术涉及主从式多处理器的嵌入式系统领域，并且特别地， 涉及一种主从式多处理器系统和4欠件版本加载方法。
技术介绍
在现代大型通讯设备中， 一个设备甚至设备中的一个单板上的 嵌入式系统经常需要设计成主从式多处理器系统，以共同完成大规模计算或实时控制。主、从处理器可以由同类型的或者不同功能类 型的处理器组成，主、从处理器之间的通信可以通过通用异步接收器/发送器(UART)、以太网、外围控制器接口 (PCI)总线或者其 它总线方式来进行。如附图说明图1所示，在现有技术中，主处理器系统和从处理器系统往 往各自都需要一套独立的外围存储器，这些存储器包括以下部分 用于引导处理器启动的引导存储器、用于存储内核及应用程序的程 序存储器、以及用于执行该内核及应用程序的SDRAM存储器。主、 从处理器的软件版本加栽方法是(l)首先，借助烧片器等工具分 别为主、从处理器各自的引导存储器烧结引导程序；(2)由引导存 储器分别引导启动主、从处理器后，通过主、从处理器各自的UART 接口或者以太网口来把内核及应用程序加栽到各自的程序存储器 中；(3)接着主、从处理器再分别执行各自程序存储器中的内核及 应用程序，分别启动主、从处理器各自的功能和任务；(4)同时，主处理器和从处理器之间通过UART接口 、以太网口 、 PCI总线接口或者其它总线接口建立主从通信关系。由此可见，主处理器和从 处理器1又仅在各自的程序运行起来后才有一种主从的通信关系，在 主、从处理器的启动过程完全是独立的。而且，在软件版本升级的 时候，也需要分别升级主处理器和从处理器各自的引导存储器和程 序存储器中的软件版本。相关技术的设计的缺点是整个主从多处理器系统不仅电路复 杂、器件多、成本高，而且程序版本的升级和维护也复杂得多，所 花费的时间和成本也高，效率低。
技术实现思路
考虑到上述问题而做出本专利技术，为此，本专利技术的主要目的在于 提供一种主从式多处理器系统和软件版本加栽方法。为了实现上述目的，根据本专利技术的第一实施例，提供了一种主 从式多处理器系统。该系统包括主处理器，通过其外部总线带有引导存储器、程 序存储器、SDRAM存储器； 一个或多个从处理器， 一个或多个从 处理器中的每个都通过其外部总线带有引导及程序存储器、 SDRAM存储器；以及总线控制开关，用于将主处理器的外部总线 连接至各个从处理器的引导及程序存储器；其中，主处理器和一个 或多个从处理器之间通过通信接口电路连接。在该系统中，主处理器可以向一个或多个从处理器发送复位控 制信号。另外，通信接口电路包括UART接口 、以太网接口、 PCI 总线接口、以及其它总线接口。为了实现上述目的，根据本专利技术的第二实施例，提供了一种软 件版本加栽方法，该方法采用了本专利技术第一实施例的主从式多处理 器系统。该方法包括以下步骤第一步骤，主处理器执行其引导存储器 的引导程序，以初始化主处理器以及相关外围电路接口；第二步骤， 主处理器从网管版本服务器下栽相关内容，并保存在主处理器的程 序存储器中；第三步骤，主处理器通过向一个或多个从处理器发送 复位控制信号，通过总线控制开关将各个处理器所需的相关程序版 本写入相应的引导及程序存储器；第四步骤，主处理器和从处理器 分别启动各自的各项功能和任务；以及第五步骤，主处理器和从处 理器建立主从通信关系，以使主处理器监控和管理从处理器的运行 状态。其中，在第二步骤中，主处理器下载的相关内容包括主处理 器使用的内核及应用程序版本、从处理器使用的引导程序版本、内 才亥、以及应用禾呈序版本。另外，第三步骤包括以下步骤步骤A，主处理器向一个或多 个从处理器发送复位控制信号，以使一个或多个从处理器处于复位 状态；步骤B，主处理器打开总线控制开关，以对从处理器的引导 及程序存储器进行读写控制；步骤C,主处理器将各个从处理器所 需的引导程序版本、内核、以及应用程序版本写入相应的引导及程 序存储器；步骤D，主处理器停止对从处理器的复位，关闭总线控 制开关，以关闭主处理器对从处理器的引导及程序存储器的读写控 制。第四步骤包括以下步骤步骤A:主处理器运4亍内核及应用程 序版本，启动其各项功能和任务；以及步骤B:从处理器分别执行各自的引导存储器中的引导程序，并运行内核及应用程序版本，启 动各自的功能和任务。另外，在第二步骤中，主处理器通过相关外围接口下载相关内容，其中，相关外围接口包括UART接口和以太网口。在第五步骤中，主处理器和从处理器之间通过UART接口、以 太网接口、 PCI总线接口、或其它总线接口建立主从通信关系。通过上述技术方案，本专利技术降低了电路的复杂度，并且方便了 软件版本的加栽、升级和维护管理。附困说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并 不构成对本专利技术的不当限定。在附图中图1是现有技术中主从处理器的系统框图2是才艮据本专利技术第一实施例的主从处理器的系统框图3是才艮据本专利技术第一实施例的主从处理器的系统的特定实例 的框图4是根据本专利技术第二实施例的软件版本加载方法的流程以及图5是4艮据本专利技术第二实施例的软件版本加载方法的详细处理 流程图。JM^实施方式下面将参考附图详细说明本专利技术。第一实施例首先将参照图2和图3描述本专利技术的第一实施例。图2是^4居 本专利技术第一实施例的主从式多处理器系统的框图，图3是采用 PowerPC MPC875 4鼓处理器和Agere公司的网络处理器APP320E的 主从式多处理器系统的框图如图2所示，才艮据本专利技术第一实施例的主从式多处理器系统包 括主处理器202，通过其外部总线带有引导存储器(BOOT存储 器)204、程序存储器(PROGRAM存储器)206、 SDRAM存储器 208; —个或多个从处理器210， 一个或多个从处理器210中的每个 都通过其外部总线带有引导及程序存储器(即，BOOT&PROGRAM 存储器，引导及程序二合一存储器)212、 SDRAM存储器214;以 及总线控制开关216，用于将主处理器202的外部总线连接至引导 及程序存储器212;其中，主处理器202和一个或多个从处理器210 之间通过通信接口电路连接。在该系统中，主处理器202向一个或多个从处理器210发送复 位控制信号。另夕卜，通信接口电路包括UART接口、以太网接口、 PCI总线接口、以及其它总线接口。以主处理器采用Freescale ^>司的PowerPC MPC875孩t处理器 的系统为例。如图3所示，主处理器301通过其外部总线302连接「 一个512K字节的Boot Flash存储器303、 16M字节的SDRAM存 储器304和4M字节的Program Flash存储器305;从处理器306为 Agere公司的网络处理器APP320E的内置ARM微处理器，它通过 其外部总线307连接一个16M字节的Boot & Program Flash存储器308和32M字节的DDR2 SDRAM存储器309;主处理器301通过 一套总线开关310连接到从处理器306的Boot & Program Flash存 储器308上，可以为从处理器306下载或者升级更新程序版本；除本文档来自技高网...

【技术保护点】
一种主从式多处理器系统，其特征在于，包括：　　　　主处理器，通过其外部总线带有引导存储器、程序存储器、ＳＤＲＡＭ存储器；　　　　一个或多个从处理器，所述一个或多个从处理器中的每个都通过其外部总线带有引导及程序存储器、ＳＤＲＡＭ存储器；以及　　　　总线控制开关，用于将所述主处理器的外部总线连接至所述引导及程序存储器；　　　　其中，所述主处理器和所述一个或多个从处理器之间通过通信接口电路连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：王艳华，钟建兔，陈卫红，黄光霞，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]