一种时钟总线的驱动方法技术

本发明专利技术提供了一种时钟总线的驱动方法，获得主用的时钟源同时驱动两组时钟总线，备用时钟源则不驱动所述两组时钟总线中的任何一组，且主用时钟源驱动所述两组时钟总线的过程中，若所述备用时钟源的状态好于所述主用时钟源的状态，完成主备时钟源的切换。采用本发明专利技术的技术方案，可以实现故障环境下，业务节点也能接收到最好的同步时钟，有效提高了系统的稳健性。而且，本发明专利技术介绍的实现方法与规范要求的实现方法可以轻易实现兼容设计，仅需在控制逻辑上稍作修改，硬件电路可以不做改动。

【技术实现步骤摘要】

本专利技术涉及高级电信计算结构(ATCA),具体涉及到其中的一种机框 内同步时钟总线的驱动方法。
技术介绍
PICMG (PCI工业计算机制造商协会)于2002年底发布了PICMG3 .X--------Advanced Telecom Computing Architecture ，即ATCA标准，该标准主要目标在于为电信级电信应用提供标准化的平台体系结构，并满足 电信应用的许多重要特性，如高吞吐率、可靠性、可维护性等方面要求。为了保持ATCA平台内部接口和外部网络的同步，PICMG3.0规范在架 构中定义了同步时钟接口，该接口包含3个同步时钟CLK1,CLK2,CLK3， 接口定义见表格一。时钟源根据外部参考时钟产生ATCA平台所需的同步 时钟，然后通过同步时钟接口把同步时钟分发到各个业务节点，从而实现与 外部网络的同步。表格一时钟连接器信号定义<table>complex table see original document page 4</column></row><table>这里CLK1是一个8K的同步时钟、CLK2是一个19.44M的同步时钟， CLK3的用法比较灵活，没有确定的频率要求，可以是时钟源送出的系统同 步时钟，也可以是业务节点送给时钟源的外部参考时钟。CLK1，CLK2,CLK3 在背板上以MLVDS (Multipoint low Voltage Differential Signaling:多点低电压差分信令)电平传输。MLVDS适合点到多点的信号传输，所谓点到多点 应用指的是有多个驱动器或者接收器件共享单一的物理链路的互连应用， MLVDS可以实现一个时钟源通过一个时钟路径同步多个业务节点的目的。 关于MLVDS的详细描述可参见国际标准TIA/EIA-899。按照ATCA规范，时钟源、驱动电路以及时钟总线都有2套，构成时 钟系统的主备冗余备份，如图l所示。两个时钟源中哪个作为主用时钟源需 要根据时钟源的状态动态确定，而主用时钟源则始终驱动时钟总线A,备用 时钟源始终驱动时钟总线B。业务节点在接收时钟时，默认接收A组时钟总 线，若A组时钟不存在则选用B组时钟总线。这里时钟源的主备用是通过竟争机制实现的，质量相对较好的时钟源才 能够成为主用，备用时钟源可能存在着一些问题，如输出时钟丟失、基准不 稳定、锁相环工作异常等。按照上面规范要求的做法，在正常情况下并不存在问题，但在实际工程 应用中，时钟系统很容易遇到意外的情况，比如驱动器失效、总线短路，如 果恰好A组时钟总线出现这样的问题，业务节点将只能接收到B组时钟总 线，而B组时钟总线质量并不是最佳的，业务节点可能会出现同步问题， 比如业务中断、滑码等。
技术实现思路
本专利技术要解决的技术问题是提供，以解决现有 技术中时钟源驱动时钟总线方式时，若主用时钟总线的驱动器出现故障或总 线短路，业务节点不能收到质量最好的主用同步时钟的缺陷。为了解决上述问题，本专利技术提供了，获得主用 的时钟源同时驱动两组时钟总线，备用时钟源则不驱动所述两组时钟总线中 的任何一组，且主用时钟源驱动所述两组时钟总线的过程中，若所述备用时 钟源的状态好于所述主用时钟源的状态，完成主备时钟源的切换。进一步地，主用时钟源驱动所述两组时钟总线的过程中，若所述备用时 钟源的状态好于所述主用时钟源的状态，完成主备时钟源的切换是指所述主用时钟源驱动所述两组时钟总线的同时，所述主用及备用时钟源进行状态 自检，并将各自当前状态发送给对方，所述主用时钟源比较两时钟源的当前 状态，若当前备用时钟源的状态好于当前主用时钟源的状态，则进行主备用 时钟源的切换，否则保持当前主备用时钟源的状态不变。进一步地，所述进行主备用时钟源的切换的具体操作为当前主用时钟 源放弃主用，停止驱动所述两组时钟总线，同时发送消息告知当前备用时钟 源，所述备用时钟源收到所述消息后转为主用时钟源，同时驱动所述两组时 钟总线。进一步地，两时钟源通过主备用竟争确定主用时钟源及备用时钟源，在 所述主备用竟争完成之前，所述两时钟源都不驱动所述两组时钟总线中的任 何一组。进一步地，所述两时钟源通过主备用竟争确定主用时钟源及备用时钟源 是指两时钟源进入上电过程后开始进行状态自检，并将当前状态发送给另 一时钟源，若所述两时钟源的状态相同则将先送出抢主用的时钟源作为主用 时钟源，若所述两时钟源的状态不同则将状态较好的时钟源作为主用时钟源。进一步地，所述时钟源的状态分为正在上电状态、严重故障状态、 一般 故障状态及正常工作状态；严重故障状态包括控制单元故障，时钟总线短路、 时钟驱动器失效； 一般故障状态包括锁相环失锁、参考时钟丢失；正常工作 状态为时钟源没有故障；所述状态较好及备用时钟源的状态好于主用时钟源的状态的情况包括 严重故障状态好于正在上电状态； 一類:故障状态好于正在上电及严重故障状 态；正常工作状态好于正在上电、严重故障及一般故障状态。进一步地，所述时钟源的状态用两位二进制的编码表示，00表示正 在上电状态；01表示严重故障状态；10表示一般故障状态；11 表示正常工作状态。进一步地，若时钟源只有一个，则该时钟源始终作为主用时钟源同时驱 动所述两组时钟总线。综上所述，本专利技术提供了，在规范要求的基础 上做了优化处理，可以实现故障环境下，业务节点也能接收到最好的同步时 钟，有效提高了系统的稳健性。而且，本专利技术介绍的实现方法与规范要求的 实现方法可以轻易实现兼容设计，仅需在控制逻辑上稍作修改，硬件电路可 以不做改动。附图说明图1是现有技术ATCA时钟驱动结构图2是本专利技术ATCA时钟驱动结构图3是本专利技术具体实施方式操作流程图。具体实施例方式本专利技术提供了，通过改变现有技术中主、备用 时钟源对时钟总线的驱动方式，使得业务节点总是能够收到质量最好的同步 时钟，从而提高了系统的稳健性。实现本专利技术的两时钟源必须具备同时驱动A、 B两组时钟总线的能力； 并且两个时钟源之间有 一套完备的主备竟争机制，确保在工作过程中输出时 钟质量最好的时钟源得到主用。本实施例提供了，具体操作流程如图3所示步骤301:两时钟源上电，并各自完成时钟源状态自检，确定自身状态 编码；当时钟源进入上电状态，就有可能开始进行状态自检，根据当前时刻时 钟源出现的故障对时钟源的影响程度来确定状态编码。状态编码可以分为4 个级别，即时钟源处于上电状态，可以但不限于用二进制编码00表示； 时钟源处于严重故障状态，如控制单元故障，时钟总线短路、时钟驱动器失 效等，可以但不限于用二进制编码01表示；时钟源处于一般故障状态， 如锁相环失锁、参考时钟丟失等，可以但不限于用二进制编码10表示； 时钟源正常工作状态，即没有故障，可以但不限于用二进制编码11表示；步骤302:两时钟源开始主备用竟争，确定主用时钟源及备用时钟源；主备用竟争的方式为两时钟源通过他们之间的信息通道将本时钟源的 状态编码发送给另 一个时钟源，并根据时间优先和状态优先的原则确定哪一 个时钟源获得主用资格。时间优先指在同一状态下，先进入该状态的时钟源 获得主用；状态优先指在同一时刻，状态较好的时钟源获得主用。具体操作 可以但不限于是两时钟源收到对方发来的状态编码后本文档来自技高网...

【技术保护点】
一种时钟总线的驱动方法，获得主用的时钟源同时驱动两组时钟总线，备用时钟源则不驱动所述两组时钟总线中的任何一组，且主用时钟源驱动所述两组时钟总线的过程中，若所述备用时钟源的状态好于所述主用时钟源的状态，完成主备时钟源的切换。

【技术特征摘要】
1、一种时钟总线的驱动方法，获得主用的时钟源同时驱动两组时钟总线，备用时钟源则不驱动所述两组时钟总线中的任何一组，且主用时钟源驱动所述两组时钟总线的过程中，若所述备用时钟源的状态好于所述主用时钟源的状态，完成主备时钟源的切换。2、 如权利要求l所述的方法，其特征在于主用时钟源驱动所述两组时钟总线的过程中，若所述备用时钟源的状态 好于所述主用时钟源的状态，完成主备时钟源的切换是指所述主用时钟源 驱动所述两组时钟总线的同时，所述主用及备用时钟源进行状态自检，并将 各自当前状态发送给对方，所述主用时钟源比较两时钟源的当前状态，若当 前备用时钟源的状态好于当前主用时钟源的状态，则进行主备用时钟源的切 换，否则保持当前主备用时钟源的状态不变。3、 如权利要求2所述的方法，其特征在于所述进行主备用时钟源的切换的具体操作为当前主用时钟源放弃主 用，停止驱动所述两组时钟总线，同时发送消息告知当前备用时钟源，所述 备用时钟源收到所述消息后转为主用时钟源，同时驱动所述两组时钟总线。4、 如权利要求1所述的方法，其特征在于两时钟源通过主备用竟争确定主用时钟源及备用时钟源，在所述主备用 竟争完成之前，所述两时钟源都不驱动所述两组时钟总线中的任何一组...

【专利技术属性】
技术研发人员：冉廷华，彭宝华，查卫民，刘伟，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]