具有可编程网络的数字信号处理器制造技术

本发明专利技术涉及一种可编程数字信号处理器，其包括多个存储单元、多个加速器单元、以及处理器内核。所述数字信号处理器还包括可编程网络，该可编程网络可以被配置为选择性地提供所述存储单元、加速器单元及处理器内核之间的连接。各加速器单元可以被配置为执行一个或多个专用功能。所述处理器内核可以包括被配置为执行与数据路径流控制相关的指令的执行单元。所述可编程网络可以被配置为响应于特定指令的执行而选择性地提供连接。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数字信号处理器，更具体地涉及可编程数字信号处理器。
技术介绍
在短短的时间内，无线设备、尤其是移动电话的使用显著地增加。 无线设备在全球范围的迅速扩张导致出现了大量的无线电标准以及无线产品集中上市。由此导致对软件无线电(Software Defined Radio) (SDR) 的关注度不断增高。如SDR论坛所描述的，SDR是硬件和软件技术的集合，其使得能 够实现无线网络和用户终端的可配置系统架构。SDR对于建立能够利用 软件升级来增强的多模、多频带、多功能无线设备的问题，提供了一种 有效并相对廉价的解决方案。这样，SDR可以被认为一种能够在无线领 域中的广泛范围内应用的有用技术。很多无线通信设备都使用无线电收发器，该无线电收发器具有一个 或多个数字信号处理器(DSP)。无线电中使用的DSP中的一种是基带处 理器(BBP)，该基带处理器可以具有与接收无线电信号的处理和准备发 射信号相关的多种信号处理功能。例如，BBP可以提供调制和解调、以 及信道编码和同步功能。很多现有的BBP被实现为专用集成电路(ASIC)器件，其支持单个 无线电标准。在很多情况下，ASIC BBP可以提供优异的性能。然而， ASIC解决方案限于在片上硬件(on-chip hardware)所针对的无线电标准 内工作。为了提供SDR解决方案，需要无线电基带处理器具有更好的灵活性 以满足上市时间、成本及产品寿命的要求。为了应对诸如无线局域网 (LAN)、第三代/第四代移动电话、以及数字视频广播等的需求，需要在基带处理器中具有高度的并行性。为此，提出了多种可编程BBP (PBBP)解决方案，它们通常基于很复杂的超长指令字(VLIW)和/或多处理器内核机。这些现有的PBBP 解决方案通常具有一些缺点，比如与ASIC解决方案相比，芯片面积(die area)较大且性能有限。因此，希望有一种可编程DSP架构，其能够支 持多种不同的调制技术、带宽和移动性需要，并且具有可接受的面积和 功耗。
技术实现思路
公开了具有可编程网络的可编程基带数字信号处理器的多种实施方 式。在一个实施方式中，数字信号处理器具有多个存储单元、多个加速 器单元、以及处理器内核。所述数字信号处理器还包括可编程网络，该 可编程网络可以被配置为选择性地提供这多个存储单元、多个加速器单 元、以及处理器内核之间的连接。各加速器单元可以被配置为与处理器 内核无关地执行一个或多个专用功能。所述处理器内核可以具有被配置 为执行与数据路径流控制相关的指令的执行单元。所述可编程网络可以 被配置为响应于特定指令的执行而选择性地提供连接。通过本专利技术，提 供了更强的处理性能，并且这是在保持灵活性的同时实现的。在一个具体实施方式中，响应于特定指令的执行，可编程网络可以被配置为将所述多个存储单元中给定的一个存储单元联结到所述多个加 速器单元中给定的一个加速器单元。在另一个具体实施方式中，响应于特定指令的执行，可编程网络可 以被配置为将一个或多个存储单元联结到所述处理器内核。在又一个具体实施方式中，响应于特定指令的执行，可编程网络被 配置为将两个或更多个加速器单元联结在一起成为链，并且进一步将所 述链中的第一个加速器单元联结到所述多个存储单元中给定的一个存储 单元与所述处理器内核的其中之一。在又一个实施方式中， 一种无线通信设备具有被配置为发射并接收 射频信号的射频前端单元和与所述射频前端单元联结的可编程数字信号处理器。这种数字信号处理器可以为基带数字信号处理器。所述可编程 数字信号处理器具有多个存储单元、多个加速器单元和处理器内核。所 述可编程数字信号处理器还具有被配置为选择性地提供多个存储单元、 多个加速器单元、以及处理器内核之间的连接的可编程网络。各加速器单元可以被配置为与处理器内核无关地执行一个或多个专 用功能。所述处理器内核可以具有被配置为执行与数据路径流控制相关 的指令的执行单元。所述可编程网络可以被配置为响应于指令的执行而 选择性地提供连接。附图说明图1为具有可编程基带处理器的多模无线通信设备的一个实施方式 的框图。图2为图1的可编程基带处理器的一个实施方式的框图。图3为示出了图2的处理器内核的一个实施方式的指令发出管线的 视图。图4为示出了图2的可编程基带处理器的另一方面的实施方式的视图。图5为示出了图2和图4的可编程基带处理器的一个实施方式中的 示例性网络连接的视图。图6A是示出了与图2和图4的可编程网络的一个实施方式连接的各单元之间的示例性定时特性的时序图。图6B是示出了与图2和图4的可编程网络的一个实施方式连接的各 单元之间的另 一示例性定时特性的时序图。图7为说明图1、图2和图4的可编程基带处理器的实施方式的示 例性操作的管线流程图。尽管本专利技术可以有多种改进和修改形式，然而在附图中以示例的方 式示出了其特定的实施例，并在下文中进行详细的说明。但应当理解， 附图和详细说明并非旨在将本专利技术限制于所公开的特定形式，而是相反, 本专利技术覆盖所有落入到所附权利要求书限定的本专利技术的精神和范围中的所有改进、等同和替换。要注意的是，说明书中的标题仅仅是为了组织 的目的，而并非用于对说明书或权利要求书进行限制或解释。此外，要 注意的是，在整个申请文件中使用的词可以为容许的含义(即，具有 可能性、能够)，而非强制的含义(即，必须)。包括一词及其派生意 味着包括，但不限于。连接一词意味着直接或间接连接，并且联 结一词意味着直接或间接联结。具体实施例方式现参考图1，图1示出了包括可编程基带处理器的多模无线通信设 备的一个实施方式的框图。在所示出的实施方式中，示出了从功能和硬件的方面出发对无线电 通信系统进行的基本划分。更具体地，多模无线通信设备100包括接收子系统110和发射子系统120，其分别联结至天线125。应当注意的是在 多种实施方式中，多模无线通信设备可以是手持式移动电话设备等。还 应当注意的是对于具有包括数字和字母两者的标号的部件，在适当的情 况下可仅通过数字来表示。接收子系统110包括部分RF前端130的部分，其联结至模拟数字转 换器(ADC) 140。 ADC 140联结至可编程基带处理器(PBBP) 145A， 而PBBP 145A联结至应用处理器150。发射子系统120包括联结至PBBP 145B的应用处理器160，所述PBBP 145B联结至数字模拟转换器(DAC) 170。DAC 170还联结至RF前端130的一部分。应当注意的是PBBP 145A 和145B由一个可编程处理器实现，并在一些实施方式中PBBP 145A和 145B可以在一个集成电路上制造。还应当注意的是在一些实施方式中， ADC 140可以是PBBP 145A的一部分。PBBP 145在发射子系统120和接收子系统110中执行多种功能。在 发射子系统120中，PBBP 145B可以将来自应用源的数据转换至适于无 线电信道的格式。例如，发射子系统120可以执行诸如信道编码、数字 调制、以及码元成形(symbol shaping)等的功能。信道编码是指使用不 同的纠错方法(如，巻积编码)和检错(如，使用循环冗余码(CRC))。数字调制是指把比特流映射为复数采样流的过程。数字调制中第一 (有时是唯一的本文档来自技高网...

【技术保护点】
一种数字信号处理器，其特征在于，　　　　多个存储单元（０、……、ｎ）；　　　　多个加速器单元（０、……、ｍ），其被配置为执行一个或多个专用功能；　　　　处理器内核（１４６），其包括被配置为执行与数据路径流控制相关的指令的执行单元；以及　　　　可编程网络（２５０），其被配置为响应于所述指令的执行而选择性地提供所述多个存储单元、所述多个加速器单元以及所述处理器内核之间的连接。

【技术特征摘要】
【国外来华专利技术】US 2005-5-24 11/135,9641.一种数字信号处理器，其特征在于，多个存储单元(0、......、n)；多个加速器单元(0、......、m)，其被配置为执行一个或多个专用功能；处理器内核(146)，其包括被配置为执行与数据路径流控制相关的指令的执行单元；以及可编程网络(250)，其被配置为响应于所述指令的执行而选择性地提供所述多个存储单元、所述多个加速器单元以及所述处理器内核之间的连接。2. 如权利要求1所述的数字信号处理器，其中，响应于特定指令的执行，所述可编程网络(250)被配置为将所述多个存储单元(0........n)中给定的一个存储单元联结到所述多个加速器单元(0........ m)中给定的一个加速器单元。3. 如权利要求1所述的数字信号处理器，其中，响应于特定指令的 执行，可编程网络(250)被配置为将所述多个存储单元中的一个或多个 存储单元(0........ n)联结到所述处理器内核。4. 如权利要求1-3中任意一项所述的数字信号处理器，其中，响应 于特定指令的执行，可编程网络(250)被配置为将所述多个加速器单元(0........ m)中的两个或更多个加速器单元联结在一起成为链，并且进一步将所述链中的第一个加速器单元联结到所述多个存储单元(0........ n)中给定的一个存储单元与所述处理器内核(146)中的其中之一。5. 如权利要求4所述的数字信号处理器，其中，所述多个加速器单元(0........ m)中的各加速器单元在所述链中与另一个加速器单元相连时，被配置为不经所述处理器内核的干预而与其所连接的加速器单元 进行通讯。6. 如前述权利要求中任意一项所述的数字信号处理器，其中，所述可编程网络(250)包括多个相应的接口端口，其用于连接处理器内核(146)、连接所述多个存储单元(0........ n)中的每一个、并且连接所述多个加速器单元(0、 ....... m)中的每一个。7. 如权利要求6所述的数字信号处理器，其中，各个相应的接口端 口包括读写端口对，其中，各读写端口对包括读请求信号、数据可用信 号和多个数据线。8. 如前述权利要求中任意一项所述的数字信号处理器，其中，所述 处理器内核(146)进一步包括一个或多个被配置为执行矢量指令的执行 单元，所述一个或多个执行单元对包含数据的矢量进行运算。9. 如权利要求8所述的数字信号处理器，其中，所述执行单元包括 一个或多个指令执行管线，各指令执行管线被配置为每个时钟周期执行 一次运算。10. 如权利要求9所述的数字信号处理器，其中，所述执行单元被 配置为执行单指令多数据(SIMD)指令。11. 如权利要求9或IO所述的数字信号处理器，其中，所述一个或多个执行管线各被设置为对所述矢量的不同数据执行相同的指令。12. 如权利要求9所述的数字信号处理器，其中， 一个或多个所述执行单元的一个或多个所述执行管线是复数乘加器单元。13. 如权利要求8所述的数字信号处理器，其中，所述执行单元中 的一个或多个是复数执行单元，所述复数执行单元被配置为执行对具有 实部和虚部的复数值数据进行运算的复数矢量指令。14. 如权利要求13所述的数字信号处理器，其中，所述复数执行单元被配置为自然地把任何数据解释为复数值数据。15. 如权利要求13所述的数字信号处理器，其中，所述复数执行单 元包括一个或多个指令执行管线，各指令执行管线被配置为每个时钟周期执行一次复数运算。16. 如权利要求15所述的数字信号处理器，其中，所述一个或多个指令执行管线中的一个或多个具有被配置为执行复数矢量指令的复数算 术逻辑单元。17. 如权利要求1所述的数字信号处理器，其中，所述处理器内核(146)进一步包括被配置为对具有实部和虚部的复数值数据进行运算的 复数乘加器单元。18. 如前述权利要求中任意一项所述的数字信号处理器，其中，所 述一个或多个专用功能中给定的各功能与不同的无线通信标准相关。19. 如前述权利要求中任意一项所述的数字信号处理器，其中，所述多个存储单元(0........ n)各具有地址发生单元，所述地址发生单元被配置为响应于接...

【专利技术属性】
技术研发人员：埃里克特尔，安德斯尼尔松，达克刘，
申请(专利权)人：科莱索尼克公司，
类型：发明
国别省市：SE[瑞典]