集成电路处理级中的差错恢复制造技术

一种集成电路包括差错检测电路３２３０－１至３２３０－４，这些差错检测电路能够检测到在预定时间窗口内的信号数值中的转变，这些转变指示集成电路在操作中的差错。该集成电路还包括存储单元３２９６，它能够存储数据处理装置的恢复状态，该恢复状态包括对应于集成电路编程器模式的结构状态变量中的至少一个子集。提供差错恢复电路３２５０、３２６０、３２１０作为集成电路中的一部分，并且用于使集成电路能够使用存储单元３２９６所存储的恢复状态从检测到的操作差错中恢复。集成电路的操作参数控制器３２４２根据检测到的操作中的差错的一个或多个特性来调整集成电路的操作参数，例如，时钟频率、工作电压、基底的偏置电压、温度，以采用提高整体性能的方式来保持有限的非零差错比率。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电^各领域。更具体地说，本专利技术涉及检测在集成电路处 理级中的操作差错并从这类差错中恢复。
技术介绍
提供串联连接处理级(例如流水线电路)的集成电路的方法是众所周知 的。每个处理级包括处理逻辑和锁存器，其中，锁存器用于存储各级的输出 值以提供给后续处理级作为输入。处理逻辑用于完成它的处理操作所用的时 间取决于集成电路操作时的速度。处理逻辑可以操作的最快速率受限于最慢 的处理逻辑级。为了能够尽可能快地处理数据，电路的处理级以尽可能快的 速率被驱动，直至最慢的处理级跟不上为止。然而，在集成电路的功耗相对 于提高处理速率更为重要的情况下，减小集成电路的工作电压以减小功耗直 至最慢的处理级速度跟不上为止。在电压电平减小至最慢的处理级速度跟不 上的情况下，以及在工作频率增加到最'f曼的处理级不能再执行它的处理的情况下，都会产生出现不利于计算的转发进度(forward-progress)的处理差错 的危险。众所周知，考虑到集成电路的特性，包括一批器件中的不同集成电路之 间的制造上的差异，工作环境条件，例如，典型的温度范围、被处理的信号 的数据依赖性等等，可以通过将集成电路设置在足够高于最低电压电平的工 作电压上和足够低于最大要求工作频率的处理频率上工作来避免这类处理差 错的发生。常用的方法是根据最坏的情况来小心地限制最大的工作频率和最 小的工作电压。美国专利公开文献No.US2004 - 0199821披露了通过动态地控制至少一 个性能控制参数(例如，频率、工作电压或者温度)来设置集成电路操作以 维持操作中的差错的非零概率差错的系统。通过使用俘获比集成电路中的柏 关处理级的主要锁存器要迟的时间点上的数据的延迟锁存器，尽管存在着时 间差错，该系统使得能够计算转发进度。被延迟锁存器所俘获的数据数值可 以在差错检测中使用，用于取代在处理级输出稳定之前的时间点上主要锁存 器所俘获的值。通过有意地以非零差错概率操作集成电路差错，单个集成电 路能够达到特殊处理应用所需要的最快的可能处理速度或者最低的可能功 耗。然而，通过为处理级的各个主要锁存器提供延迟锁存器来改进处理电路的需求在一定环境下可能是硬性的。例如，如果操作差错不是限制在中央处 理单元(CPU)的数据路径上，而是发生在控制逻辑自身上或者在集成电路 的其它一些关键路径上，那么集成电路就需要增加相当多的延迟锁存器，以便于实现差错检测和恢复。此外，在US-2004-0199821的实施例中，使用了 现有的流水线时序逻辑通过从延迟的锁存器中读取数据数值来实现差错恢 复，但它可能难以确保流水线时序逻辑自身不受操作差错的影响，或者直接 由于控制逻辑自身中的关键路径或者间接通过从数据路径反馈亚稳的数值到 控制逻辑。于是，就需要能够改善集成电路特性并且不需要大量改动现有集成电路 设计的技术，使之提供差错恢复的操作。
技术实现思路
本专利技术的一个方面是提供了一种适用于数据处理装置的集成电路，所述 集成电路可进行数据处理并包括差错检测电路，用于监视在所述集成电路中的数字信号数值并且检测在 预定时间窗口中的所述信号数值的转变，所述变化表示了所述集成电路在操 作中的差错；存储单元，用于存储所述数据处理装置的恢复状态，所述恢复状态包括 对应于所述集成电路编程器(programmer's)模式的结构状态变量中 (architectural state variables)的至少一个子集；差错恢复电路，用于响应所述差错检测电路并且能够使得所述集成电路 使用所述存储恢复状态从所述操作差错中恢复；操作参数控制器，用于控制所述集成电路的一个或多个性能控制操作参数；其中，所述操作参数控制器根据由所述差错检测电路所检测到的差错中 的一项或多项特性来动态控制所述一项或多项性能控制参数中的至少一项， 从而维持操作中的非零概率的差错，所述差错恢复电路用于使得所述集成电 路能够从操作中的所述差错中恢复，以便于所述集成电路的数据处理是连续 的。本项技术意识到可以直接监测处理级的操作从而发现在何种限制条件 下出现故障。当出现实际故障时，可以恢复集成电路至可以安全地重新开始 处理的先前的操作恢复状态从而进行差错恢复。本项技术意识到差错可以在不需要从各个处理级中俘获延迟的数值或 者在操作中出现差错时不需要重新向处理逻辑装载正确数值的条件下进行差 错检测。本项技术能够对集成电路进行相对容易的改进，从而将差错检测和恢复可以应用于包括CPU数据路径和控制逻辑在内的集成电路中的任何关 4t路径。存储单元(它可以是分布在整个集成电路中的多个存储元件)所存储的 恢复状态可以包括对应于编程器模式的结构状态变量中的至少一个子集，例 如，寄存器数值、标志数值和处理模式。然而，在一个实施例中，恢复状态 包括微结构状态变量中的至少 一个子集，该子集可以不是编程器模式中的一 部分，例如，关于高速緩存中所存储的变量的信息。该结构在集成电路的差 错恢复功能方面提供了灵活性，因为在操作中的不同差错将需要不同的恢复 状态子集，以便于将集成电路转换到能够可靠地执行计算的转发进度的状态。 应该意识到的是，操作中的某些差错与操作中的其它差错相比，其影响将涉 及到更多的状态变量和不同类型的状态变量。应该意识到的是，差错检测电路可以采用多种不同的方法来检测操作中 的差错。然而，在一个实施例中，差错检测电路安排成通过计算在第一采样 时间的输入信号数值和在后续第二采样时间的相同信号之间的差值来检测在 数据数值中的转变。于是，在如果电路可靠地操作就期望输出没有差值时， 在时间周期内的信号数值中的任何差值都能够差错明确地检测差错。在另一 实施例中，差错检测电路安排成通过检测在预定时间窗口中的信号数值状态 的任何变化来检测在数据信号中的转变。这明显不同于涉及两个明显区别的 采样点的实施例，其检测的是别的方式检测不到的两个采样点之间的信号值 内的假信号(glitch)。于是，信号数值转变的检测是有效的连续的而不是离 散的。在一个实施例中，差错检测电路用于检测在集成电路的相关处理电路元 件的输出信号中的差错，从而建立在处理级和差错产生之间的有效相关性。 在另 一 可选结构中，才企测电路可以在多个处理级之间共享。在一个实施例中，集成电路包括差错检测电路，该差错检测电路具有一 个亚稳定的窗口，该窗口与相关处理电路元件(例如，主触发器)的建立窗 口互斥。这使得即使在主触发器的建立窗口中输入数据转变时，也能够进行 操作中的差错检测。将差错检测电路的亚稳定窗口安排成与处理级相关的主 要锁存器的建立窗口不相重叠，就不再需要提供非常能耗的亚稳定检测电路 并且能够在处理级的主要锁存器的建立窗口和在时钟信号的保持窗口(即， 时钟信号的正相位)内检测到数据信号中的转变。应该意识到的是，集成电路可能是非流水线集成电路，但是在一个实裨 例中，集成电路是一个包括了多个串联连接的处理级的流水线集成电路。尽管与差错检测电路相关的特殊处理电路元件差错可以是能够存储处理数值的任何电路元件，例如，锁存检测;故大器，在一个实施例中，处理电路元件是用于传递在多个流水线级的各个相连级之间的数据的锁存器。锁存 器是一种筒单的电路元件并且差错检测电路与锁存器的联系提供了 一种便于 实现的有效差错检测本文档来自技高网...

【技术保护点】
一种适用于数据处理装置的集成电路，所述集成电路能够执行数字数据处理且包括：差错检测电路，能够监测在所述集成电路中的数字信号数值并且检测在预定时间窗口中的所述信号数值的转变，所述转变指示所述集成电路的操作中的差错；存储单元，能 够存储所述数据处理装置的恢复状态，所述恢复状态包括对应于所述集成电路的编程器模式的结构状态变量中的至少一个子集；差错恢复电路，能够响应所述差错检测电路并能够使得所述集成电路使用所述存储的恢复状态从所述差错中恢复；操作参数控制 器，能够控制所述集成电路的一个或者多个性能控制操作参数；其中，所述操作参数控制器根据所述差错检测电路所检测到的一个或多个差错特征来动态控制所述一个或多个性能控制参数中的至少一个，以维持操作中的差错的非零比率，所述差错恢复电路能够使得 集成电路从所述操作中的差错中恢复，从而使得所述集成电路的数据处理继续。

【技术特征摘要】
【国外来华专利技术】1.一种适用于数据处理装置的集成电路，所述集成电路能够执行数字数据处理且包括差错检测电路，能够监测在所述集成电路中的数字信号数值并且检测在预定时间窗口中的所述信号数值的转变，所述转变指示所述集成电路的操作中的差错；存储单元，能够存储所述数据处理装置的恢复状态，所述恢复状态包括对应于所述集成电路的编程器模式的结构状态变量中的至少一个子集；差错恢复电路，能够响应所述差错检测电路并能够使得所述集成电路使用所述存储的恢复状态从所述差错中恢复；操作参数控制器，能够控制所述集成电路的一个或者多个性能控制操作参数；其中，所述操作参数控制器根据所述差错检测电路所检测到的一个或多个差错特征来动态控制所述一个或多个性能控制参数中的至少一个，以维持操作中的差错的非零比率，所述差错恢复电路能够使得集成电路从所述操作中的差错中恢复，从而使得所述集成电路的数据处理继续。2. 如权利要求1所述的集成电路，其特征在于，其中所述恢复状态包 括微结构状态变量中的至少 一 个子集。3. 如权利要求1或2所述的集成电路，其特征在于，其中所述差错检 测电路安排成通过计算在所述第 一采样时间的所述信号数值和第二采样时间(即，后续的采样时间)的所述信号数值之间的差值来检测所述转变。4. 如权利要求1或2所述的集成电路，其特征在于，其中所述差错检 测电路被安排成通过检测在预定时间窗口内的所述信号数值中的任何状态转 变来^r测所述转变。5. 如上述权利要求中任意一项所述的集成电路，其特征在于，其中所 述差错检测电路能够检测与所述集成电路的处理电路元件有关的输出信号中 的差错。6. 如权利要求5所述的集成电路，其特征在于，其中所述集成电路具 有差错检测电路亚稳定窗口 ，所述亚稳定窗口与所述有关处理电路元件的建 立窗口相互排斥。7. 如权利要求5或6所述的集成电路，其特征在于，其中所述集成电 路包括多个与多个处理电路元件各自相关的差错检测电路。8. 如权利要求5至7中任意一项所述的集成电路，其特征在于，其中 所述集成电路具有包括多个流水线级的指令流水线。9. 如权利要求7所述的集成电路，其特征在于，其中所述相关的处理 电路元件是适用于在所述多个流水线级相连各个之间传递数据的锁存器。10. 如权利要求5至9中任意一项所述的集成电路，其特征在于，其中 所述差错检测电路包括至少一个安排用于延迟输入数字信号的延迟元件，从 而能够在所述处理电路元件的建立时间周期内发生所述转变时检测所述转 变。11. 如上述权利要求中任意一项所述的集成电路，其特征在于，其中所 述差错检测电路包括0变成1的转变检测器和1变成0的转变检测器中的至少_个。...

【专利技术属性】
技术研发人员：DT布劳夫，DM布尔，S达斯，
申请(专利权)人：ARM有限公司，密执安大学，
类型：发明
国别省市：GB[英国]