低功耗石英晶体振荡器电路制造技术

本实用新型专利技术提供了一种低功耗石英晶体振荡器电路，包括：第一PMOS管，所述第一PMOS管的源极端与电源端电连接；第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接，所述第一NMOS管的源极端与接地端电连接；耦合电容，所述耦合电容的第一端与所述第一PMOS管的栅极端电连接，所述耦合电容的第二端与所述第一NMOS管的栅极端电连接；PMOS偏置模块，所述PMOS偏置模块与所述耦合电容的第一端电连接；NMOS偏置模块，所述NMOS偏置模块与所述耦合电容的第二端电连接。本实用新型专利技术所提供的低功耗石英晶体振荡器电路，减小了石英晶体振荡器的工作电流消耗，降低了电路的功率消耗，提高了电子设备的使用时间。提高了电子设备的使用时间。提高了电子设备的使用时间。

【技术实现步骤摘要】
低功耗石英晶体振荡器电路


[0001]本技术涉及集成电路设计
，特别涉及一种低功耗石英晶体振荡器电路。

技术介绍

[0002]晶体振荡器常作为数字系统的精准时钟源，晶体振荡器电路主要用于为外部石英晶体提供驱动能量，传统的晶体振荡器电路使用PMOS驱动管与NMOS驱动管交替导通为外部晶体提供驱动所需的上拉和下拉电流，电阻为PMOS驱动管和NMOS驱动管提供直流偏置，使振荡器满足起振条件，PMOS驱动管和NMOS驱动管同时导通时，过渡区同时导通电流将增加石英晶体振荡器电流的功率消耗。

技术实现思路

[0003]本技术提供了一种低功耗石英晶体振荡器电路，其目的是为了解决晶体振荡器工作时所需的功耗较大的问题。
[0004]为了达到上述目的，本技术的实施例提供了一种低功耗石英晶体振荡器电路，包括：
[0005]第一PMOS管，所述第一PMOS管的源极端与电源端电连接；
[0006]第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接，所述第一NMOS管的源极端与接地端电连接；
[0007]耦合电容，所述耦合电容的第一端与所述第一PMOS管的栅极端电连接，所述耦合电容的第二端与所述第一NMOS管的栅极端电连接；
[0008]PMOS偏置模块，所述PMOS偏置模块与所述耦合电容的第一端电连接；
[0009]NMOS偏置模块，所述NMOS偏置模块与所述耦合电容的第二端电连接；
[0010]第一电容，所述第一电容的第一端与所述耦合电容的第二端电连接，所述第一电容的第二端与接地端电连接；
[0011]石英晶体振荡器，所述石英晶体振荡器的第一端与所述第一电容的第一端电连接；
[0012]第二电容，所述第二电容的第一端分别与所述石英晶体振荡器的第二端和所述第一PMOS管的漏极端电连接，所述第二电容的第二端与接地端电连接。
[0013]其中，所述PMOS偏置模块包括：
[0014]第二PMOS管，所述第二PMOS管的源极端与电源端电连接，所述第二PMOS管的漏极端与所述第二PMOS管的栅极端电连接；
[0015]第一电阻，所述第一电阻的第一端与所述第二PMOS管的漏极端电连接，所述第一电阻的第二端与接地端电连接；
[0016]第一滤波电路，所述第一滤波电路的第一端与电源端电连接，所述第一滤波电路的第二端与所述第二PMOS管的栅极端电连接，所述第一滤波电路的第三端与所述第一PMOS
管的栅极端电连接。
[0017]其中，所述第一滤波电路包括：
[0018]第一滤波电容，所述第一滤波电容的第一端与电源端电连接，所述第一滤波电容的第二端与所述第二PMOS管的栅极端电连接；
[0019]第一滤波电阻，所述第一滤波电阻的第一端与所述第一滤波电容的第二端电连接，所述第一滤波电阻的第二端与所述第一PMOS管的栅极端电连接。
[0020]其中，所述NMOS偏置模块包括：
[0021]第二NMOS管，所述第二NMOS管的源极端与接地端电连接，所述第二NMOS管的栅极端与所述第二NMOS管的漏极端电连接；
[0022]第二电阻，所述第二电阻的第一端与所述第二NMOS管的漏极端电连接，所述第二电阻的第二端与所述第一NMOS管的漏极端电连接；
[0023]第二滤波电路，所述第二滤波电路的第一端与所述第二NMOS管的栅极端电连接，所述第二滤波电路的第二端与所述第一NMOS管的栅极端电连接，所述第二滤波电路的第三端与接地端电连接。
[0024]其中，所述第二滤波电路包括：
[0025]第二滤波电容，所述第二滤波电容的第一端与所述第二NMOS管的栅极端电连接，所述第二滤波电容的第二端与接地端电连接；
[0026]第二滤波电阻，所述第二滤波电阻的第一端与所述第一滤波电容的第一端电连接，所述第二滤波电阻的第二端与所述第一NMOS管的栅极端电连接。
[0027]本技术的上述方案有如下的有益效果：
[0028]本技术的上述实施例所述的低功耗石英晶体振荡器电路，使第一PMOS管与第一NMOS管交替导通，消除了第一PMOS管与第一NMOS管同时导通的情况，消除了第一PMOS管与第一NMOS管同时导通过程中的大电流，减小了石英晶体振荡器的工作电流消耗，降低了电路的功率消耗。
附图说明
[0029]图1是本技术的总电路图；
[0030]图2是本技术的具体电路图。
[0031]【附图标记说明】
[0032]1‑
第一PMOS管；2
‑
第一NMOS管；3
‑
耦合电容；4
‑
PMOS偏置模块；5
‑
NMOS偏置模块；6
‑
第一电容；7
‑
石英晶体振荡器；8
‑
第二电容；9
‑
第二PMOS管；10
‑
第一电阻；11
‑
第一滤波电容；12
‑
第一滤波电阻；13
‑
第二NMOS管；14
‑
第二电阻；15
‑
第二滤波电容；16
‑
第二滤波电阻。
具体实施方式
[0033]为使本技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0034]本技术针对现有的晶体振荡器工作时所需的功耗较大的问题，提供了一种低功耗石英晶体振荡器电路。
[0035]如图1至图2所示，本技术的实施例提供了一种低功耗石英晶体振荡器电路，
包括：第一PMOS管1，所述第一PMOS管1的源极端与电源端电连接；第一NMOS管2，所述第一NMOS管2的漏极端与所述第一PMOS管1的漏极端电连接，所述第一NMOS管2的源极端与接地端电连接；耦合电容3，所述耦合电容3的第一端与所述第一PMOS管1的栅极端电连接，所述耦合电容3的第一端与所述第一NMOS管2的栅极端电连接；PMOS偏置模块4，所述PMOS偏置模块4与所述耦合电容3的第一端电连接；NMOS偏置模块5，所述NMOS偏置模块5与所述耦合电容3的第二端电连接；第一电容6，所述第一电容6的第一端与所述耦合电容3的第二端电连接，所述第一电容6的第二端与接地端电连接；石英晶体振荡器7，所述石英晶体振荡器7的第一端与所述第一电容6的第一端电连接；第二电容8，所述第二电容8的第一端分别与所述石英晶体振荡器7的第二端和所述第一PMOS管1的漏极端电连接，所述第二电容8的第二端与接地端电连接。
[0036]本技术的上述实施例所述的低功耗石英晶体振荡器电路，采用所述PMOS偏置模块4与所述NMOS偏置模块5分别偏置所述第一PMOS管1和所述第一NMOS管2，所述耦合电容3将反馈振荡信号耦合到所述第一PMOS管1的栅极端。
[0037本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗石英晶体振荡器电路，其特征在于，包括：第一PMOS管，所述第一PMOS管的源极端与电源端电连接；第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接，所述第一NMOS管的源极端与接地端电连接；耦合电容，所述耦合电容的第一端与所述第一PMOS管的栅极端电连接，所述耦合电容的第二端与所述第一NMOS管的栅极端电连接；PMOS偏置模块，所述PMOS偏置模块与所述耦合电容的第一端电连接；NMOS偏置模块，所述NMOS偏置模块与所述耦合电容的第二端电连接；第一电容，所述第一电容的第一端与所述耦合电容的第二端电连接，所述第一电容的第二端与接地端电连接；石英晶体振荡器，所述石英晶体振荡器的第一端与所述第一电容的第一端电连接；第二电容，所述第二电容的第一端分别与所述石英晶体振荡器的第二端和所述第一PMOS管的漏极端电连接，所述第二电容的第二端与接地端电连接。2.根据权利要求1所述的低功耗石英晶体振荡器电路，其特征在于，所述PMOS偏置模块包括：第二PMOS管，所述第二PMOS管的源极端与电源端电连接，所述第二PMOS管的漏极端与所述第二PMOS管的栅极端电连接；第一电阻，所述第一电阻的第一端与所述第二PMOS管的漏极端电连接，所述第一电阻的第二端与接地端电连接；第一滤波电路，所述第一滤波电路的第一端与电源端电连接，所述第一滤波电路的第二端与所述第二PMOS管的栅极端电连接，所述第一滤波电路的...

【专利技术属性】
技术研发人员：黄嵩人，何龙，周斌腾，林钊漳，
申请(专利权)人：湖南进芯电子科技有限公司，
类型：新型
国别省市：