一种处理器系统、设备及故障处理方法技术方案

本发明专利技术公开了一种处理器系统、设备及故障处理方法，包括：第一地址信号管脚、第二地址信号管脚，还包括控制器，其中：第一地址信号管脚、第二地址信号管脚分别用于通过地址信号线与ＣＰＵ管理系统、ＦＬＡＳＨ连接；控制器分别与第一地址信号管脚、第二地址信号管脚相连；控制器，用于在设定时间内没有接收到正常工作标示信息或接收到重新启动命令后，向ＣＰＵ管理系统发出复位脉冲。使用本发明专利技术能完全避免老设计在启动代码被破坏的情况下无法正常启动的问题。

【技术实现步骤摘要】

本专利技术涉及数据处理设备，特别涉及一种处理器系统、CPU管理系统、故障处理装置以及故障处理方法。
技术介绍
下面先对涉及的基本概念进行说明。FLASH存储器又称闪存，是一种可以在线多次擦除的非易失性存储器， 即掉电后数据不会丢失.为嵌入式系统中典型的存储设备。嵌入式系统中一般用 于存储系统工作的启动代码和数据。并行FLASH: FLASH存储器的一种又称为NORFLASH,由于并行FLASH 支持代码片上执行，应用程序和启动代码可以直接在FLASH上运行，因此嵌 入式系统中 一般用于存储系统的启动代码。图1为并行FLASH (NORFLASH)的管脚结构示意图，如图所示，其中RESET为芯片的复位管脚；CE为芯片的片选信号管脚；WE为芯片的写信号管脚；OE为芯片的读信号管脚；VCC为芯片的电源输入管脚；VSS为芯片的接地管脚；BYTE为芯片的工作方式选择管脚，BYTE接高芯片工作在16位工作模 式，BYTE接地时芯片工作在8位工作模式；WP/ACC为芯片的写保护管脚，WP接低电平，芯片不允许被修改(有点 类似磁盘的写保护)；DQO至DQ7为芯片工作在8位模式下的数据信号管脚；DQ8至DQ15为芯片工作在16位模式下的数据信号管脚；AO Al A2至A20为并行FLASH工作在16位工作冲莫式地址线管脚；A-l AO Al至A20为并行FLASH工作在8位工作模式下的地址线管脚。并行FLASH器件一般包含地址信号管脚，数据信号管脚和读写控制信号管脚，CPU (处理器)通过以上三种信号线读或写FLASH内容。地址信号线用来传输地址信息的信号线，具体的，与图1中的AOAl等管脚相连，地址线不同，读取的内容不同；数据信号线数据信号线是用来传输数据信息的信号线，与图1中的DQ0-DQ7等管脚相连；读写控制信号线用来传输控制信息的信号线，比如读写选择等信息。 上电配置CPU的一些输入管脚，通过在这些管脚输入不同的电平信号组合可以使CPU工作在不同的工作模式。CPU的启动过程 一般的通用处理器，上电的时候都是从连接到特定信号线的并行FLASH的特定地址读取启动代码后开始执行代码，比如该特定信号线可以是片选信号线；图2为处理器系统中N0RFLASH连接结构示意图，如图所示，包括管理系统201 、并行FLASH202、 CPLD ( Complex Programmable Logic Device,复杂可编程逻辑器件)203、串口 204,其中CPLD代表的是一种可编程逻辑器件，它可以在制造完成后由用户根据自己的需要定义其逻辑功能，在电子系统中 一般用于实现一些简单的用户定制逻辑。RST:管理系统的复位输入管脚，如果RST有低电平信号的脉冲，则管理 系统发生复位，整个系统重新开始工作。启动代码电子系统中，CPU最早被执行的代码，是电子系统能正常工作 的最基本的代码。本结构中管理系统201和FLASH 202通过地址信号线、读写信号线、片 选信号线连接在一起。管理系统201:完成整个系统的控制，包括发起对FLASH202的读写操作。管理系统201和CPLD203通过总线连4矣在一起，管理系统201通过总线 和CPLD203交换信息(比如系统工作正常信息)。CPLD203: 通过管脚控制管理系统201的复位输入，通过总线和管理系 统201交互系统的正常工作的各种情况，如果系统不正常工作则发起对整个管 理系统201的复位才喿作。管理系统复位输入RST:如果管理系统的复位管脚接收到由高到低的复位 脉冲，则管理系统就开始重新启动，重新确认上电工作才莫式，重新发起对并行 FLASH202的读写。CPLD全局复位如果CPLD203的复位管脚接收到由高到低的复位脉冲， 则CPLD就开始重新启动，CPLD的内部所有状态都恢复到初始的状态，CPLD 内部的状态机就重新开始运转。并行FLASH202:存储系统工作正常的启动代码和数据，接收管理系统发 送的读写命令。图3为FLASH数据存放格式示意图，如图所示，在FLASH 的地址301上存储了引导代码，在地址302存储了应用程序，在地址303存储 其它数据。写信号线当管理系统要对FLASH进行写操作时，该信号线为低电平。 写保护管脚直接连接到高电平时，允许管理系统的写操作行为，高电平一 般是指3.3V的电压。串口 204:管理系统201通过串口 204输出系统的工作状态。 但是，传统系统存在以下不足1、 当存在错误的操作启动代码的行为时，可能破坏系统的启动代码导致 系统无法启动；2、 一些非人为的故障会导致系统的启动代码被破坏导致系统无法启动，比如存储启动代码的FLASH可能因品质问题导致^t据丟失。3、由于系统没有冗余的启动代码设计， 一旦唯一的启动代码被破坏，系 统就无法正常工作。
技术实现思路
本专利技术提供一种处理器系统、CPU管理系统、故障处理装置以及故障处理 方法，用以解决在启动代码出现错误时，能够识别出错误，进一步的，解决在 出现故障时处理器系统不能够正常重新启动的问题。本专利技术提供了一种处理器系统的故障处理装置，包括第一地址信号管脚、 第二地址信号管脚，还包括控制器，其中第一地址信号管脚、第二地址信号管脚分别用于通过地址信号线与CPU 管理系统、FLASH连接；控制器分别与第一地址信号管脚、第二地址信号管脚相连；控制器，用于在设定时间内没有接收到正常工作标示信息或接收到重新启 动命令后，向CPU管理系统发出复位脉沖。较佳地，控制器包括定时器，用于在设定时间内没有接收到正常工作标示信息，则触发复位脉 冲发射单元；复位脉冲发射单元，用于在被定时器触发或接收到重新启动命令后，向 CPU管理系统发出复位脉沖。 较佳地，控制器进一步包括切换单元，用于在被定时器触发时，将通过第二地址信号管脚发送的第一 存储地址信号切换至第二存储地址信号；所述定时器进一步用于在设定时间内没有接收到正常工作标示信息，则触 发切换单元。较佳地，控制器进一步包括故障标识单元，用于在被定时器触发后，标识FLASH在当前读耳又的第一 存储地址上存储的启动代码存在故障；定时器进一步用于在设定时间内没有接收到正常工作标示信息，则触发故 障标识单元。较佳地，控制器进一步包括启动次数统计单元，用于在启动时，将当前读取的第二存储地址启动的次 数力口一。较佳地，控制器进一步包括升级标识单元，用于标识CPU管理系统是否对启动^^码进^f亍升级。所述切换单元进一步用于在被定时器触发且升级标识未置位时，将通过第 二地址信号管脚发送的第一存储地址信号切换至第二存储地址信号；所述故障标识单元进一步用于在被定时器触发且升级标识未置位时，标识 FLASH在当前读取的第 一存储地址上存储的启动代码存在故障；所述启动次数统计单元进一步用于启动且升级标识未置位时，将当前读取> 的第二存储地址启动的次数加一 。本专利技术还提供了一种处理器系统，包括FLASH，通过地址信号线与控制器相连，在第一存储地址上存储启动代码 数据文件，在第二存储地址上备份启动代码数据文件；CPU管理系统，通过地址信号线与控制器相连，根据从FLASH上读取的 启动代码数据文件进行启动，在正常启动后向控制器发出正常工作标示信息， 并在接收到控制器发送的复位脉冲后重新启动本文档来自技高网...

【技术保护点】
一种处理器系统的故障处理装置，包括：第一地址信号管脚、第二地址信号管脚，其特征在于，还包括控制器，其中：第一地址信号管脚、第二地址信号管脚分别用于通过地址信号线与ＣＰＵ管理系统、ＦＬＡＳＨ连接；控制器分别与第一地址信号管脚、第二地址信号管脚相连；控制器，用于在设定时间内没有接收到正常工作标示信息或接收到重新启动命令后，向ＣＰＵ管理系统发出复位脉冲。

【技术特征摘要】

【专利技术属性】
技术研发人员：林建加，
申请(专利权)人：北京星网锐捷网络技术有限公司，
类型：发明
国别省市：11[中国|北京]