一种半导体器件及形成方法技术

本发明专利技术实施例提供了一种半导体器件及形成方法。在本发明专利技术实施例中，在浮栅材料层的侧壁形成了鸟嘴状的氧化层，因此，在同时去除阻挡层和氧化层后，形成锐化的浮栅悬臂角。避免出现浮栅悬臂角钝化的情况。使浮栅悬臂角处电场集中，有利于浮栅中的电子通过浮栅悬臂角隧穿入擦除栅，提高擦除效率。从而能够提高半导体器件的性能。体器件的性能。体器件的性能。

【技术实现步骤摘要】
一种半导体器件及形成方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及形成方法。

技术介绍

[0002]随着半导体制造工艺的不断发展，半导体器件的集成度越来越高，半导体器件的特征尺寸也逐渐缩小。然而，半导体器件的性能还需要提高。

技术实现思路

[0003]有鉴于此，本专利技术实施例提供了一种半导体器件及形成方法，以提高半导体器件的性能。
[0004]第一方面，本专利技术实施例提供一种半导体器件的形成方法，所述方法包括：
[0005]提供前端器件层，在所述前端器件层中形成有浮栅材料层和多个覆盖浮栅材料层的分立的控制栅堆叠结构；
[0006]去除第一区域的浮栅材料层，所述第一区域位于所述控制栅堆叠结构的第一侧；
[0007]减薄第二区域的浮栅材料层，所述第二区域位于所述控制栅堆叠结构的第二侧；
[0008]形成至少覆盖所述浮栅材料层和所述控制栅堆叠结构侧壁的阻挡层；
[0009]以控制栅堆叠结构和控制栅堆叠结构侧壁的阻挡层为掩膜，刻蚀所述浮栅材料层，以露出所述浮栅材料层在第二侧的侧壁；
[0010]氧化所述浮栅材料层在第二侧的侧壁，以形成氧化层；以及
[0011]去除所述氧化层和所述阻挡层，以形成浮栅，使得浮栅悬臂角锐化。
[0012]进一步地，所述浮栅悬臂角在所述浮栅的第二侧的顶部。
[0013]进一步地，在所述形成浮栅后，所述方法还包括：
[0014]在所述第二区域形成擦除栅结构；
[0015]在所述第一区域形成字线。
[0016]进一步地，所述氧化所述浮栅材料层的侧壁具体为：
[0017]采用热氧化工艺将预定区域的所述浮栅材料层转换为氧化层。
[0018]进一步地，所述预定区域为从浮栅材料层在第二侧的侧壁在横向和纵向延伸预定尺寸的区域。
[0019]进一步地，所述减薄第二区域的浮栅材料层具体为：
[0020]采用自对准刻蚀工艺将所述控制栅堆叠结构第二侧的浮栅材料层减薄20埃-50埃。
[0021]进一步地，所述阻挡层的材料为氧化硅或氮化硅，所述阻挡层的厚度为20埃-50埃。
[0022]进一步地，所述去除所述氧化层和所述阻挡层具体为：
[0023]采用各向同性刻蚀工艺刻蚀所述氧化层和所述阻挡层。
[0024]第二方面，本专利技术实施例提供一种半导体器件，所述半导体器件包括：
[0025]前端器件层；
[0026]浮栅，在一侧具有锐化的悬臂角；以及
[0027]控制栅堆叠结构，形成在所述浮栅上。
[0028]进一步地，所述半导体器件还包括：
[0029]擦除栅，在所述浮栅具有锐化的悬臂角的一侧；
[0030]字线，在所述浮栅没有锐化的悬臂角的一侧。
[0031]在本专利技术实施例中，在浮栅材料层的侧壁形成了鸟嘴状的氧化层，因此，在同时去除阻挡层和氧化层后，形成锐化的浮栅悬臂角。避免出现浮栅悬臂角钝化的情况。使浮栅悬臂角处电场集中，有利于浮栅中的电子通过浮栅悬臂角隧穿入擦除栅，提高擦除效率。从而能够提高半导体器件的性能。
附图说明
[0032]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其它目的、特征和优点将更为清楚，在附图中：
[0033]图1是分离栅闪存的基本结构的示意图；
[0034]图2-图4是对比例的半导体器件的形成方法的各步骤形成的结构的剖面示意图；
[0035]图5是本专利技术实施例的半导体器件的形成方法的流程图；
[0036]图6-图13是本专利技术实施例的半导体器件的形成方法的各步骤形成的结构的剖面示意图；
[0037]图14是本专利技术实施例的半导体器件的结构的剖面示意图。
具体实施方式
[0038]以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0039]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
[0040]除非上下文明确要求，否则在申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
[0041]在本申请文件的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0042]在本申请文件的描述中，需要理解的是，术语“层”在其最广泛的意义上被使用，从而包括膜、盖层或类似，并且一个层可以包括多个子层。
[0043]在本申请文件的描述中，需要理解的是，贯穿说明书提及用于选择性地去除多晶硅、氮化硅、二氧化硅、金属、光致抗蚀剂、聚酰亚胺或类似材料的半导体制造领域中已知的传统蚀刻技术包括例如湿化学蚀刻、等离子体蚀刻(RIE)、洗涤、湿清洗、预清洗、喷淋清洗、化学机械研磨工艺(Chemical Mechanical Polishing，CMP)以及类似的工艺。这里参照这
种工艺的例子对特定的实施例进行描述。然而，本公开以及对于特定沉积技术的参照不应当限于所描述的。在一些例子中，两种这样的技术可以互换。例如，剥离光致抗蚀剂可以包括将样本浸泡在湿化学浴中或可代替地将湿化学品直接喷涂在样本上。
[0044]半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。现有常用的半导体器件包括闪存。
[0045]闪存(Flash Memory，FM)是一种电子式可清除程序化只读存储器的形式，允许在操作中被多次擦或写的存储器。闪存作为具有电可编程、擦除的非易失性存储器件被广泛应用于片上系统(System On Chip,SOC)中。从结构上看，闪存器件可主要分为堆叠栅结构和分离栅结构。传统的堆叠栅闪存存在着编程/擦除干扰、过擦除、电荷保持特性及擦写的耐久性等可靠性问题。分离栅闪存应用两管单元结构可以有效地避免堆叠栅闪存的可靠性问题。
[0046]图1是分离栅闪存的基本结构的示意图。如图1所示，分离栅闪存包含前端器件层1。依次以堆栈自对准工艺形成在前端器件层上的浮栅氧化层101、浮栅102、栅介质层103、控制栅104、控制栅氧化层105以及控制栅氮化硅106。还包含形成在控制栅104两侧的侧壁层107和形成在侧壁层107表面以及浮栅102两侧的侧壁氧化层108。其中，浮栅102两侧的前端器件层1中形成有源区111和漏区(图中未示出)。在源区111上形成有擦除栅110。在漏区上形成有字线109。
[0047]分离栅闪存的工作原理是：本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，所述方法包括：提供前端器件层，在所述前端器件层中形成有浮栅材料层和多个覆盖浮栅材料层的分立的控制栅堆叠结构；去除第一区域的浮栅材料层，所述第一区域位于所述控制栅堆叠结构的第一侧；减薄第二区域的浮栅材料层，所述第二区域位于所述控制栅堆叠结构的第二侧；形成至少覆盖所述浮栅材料层和所述控制栅堆叠结构侧壁的阻挡层；以控制栅堆叠结构和控制栅堆叠结构侧壁的阻挡层为掩膜，刻蚀所述浮栅材料层，以露出所述浮栅材料层在第二侧的侧壁；氧化所述浮栅材料层在第二侧的侧壁，以形成氧化层；以及去除所述氧化层和所述阻挡层，以形成浮栅，使得浮栅悬臂角锐化。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述浮栅悬臂角在所述浮栅的第二侧的顶部。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述形成浮栅后，所述方法还包括：在所述第二区域形成擦除栅结构；在所述第一区域形成字线。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述氧化所述浮栅材料层的侧壁具体为：采用热氧...

【专利技术属性】
技术研发人员：范瑾瑜，曾红林，施平，蔺黎，冯高明，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：