提供了一种用于实现对网表中的至少一个逻辑级的分析的方法，所述至少一个逻辑级包括一个或多个驱动。所述方法包括以下操作：使用可从单元库获得的数据，基于输入和输出电压的值来生成用于输出瞬态电流的至少一个查找表；使用所述查找表，分析性地合成包括直流（ＤＣ）分量和多个寄生电容的至少一个电流源模型；使用对所述驱动进行建模的所述电流源模型来仿真所述逻辑级；以及获得所仿真的逻辑级的特征。还提供了一种用于实现所述方法的系统和计算机可读介质。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及超大^f莫集成(VLSI)芯片设计的网表(netlist)中的逻 辑级(logic stage)的性能分析。特别地，本专利技术涉及合成在分析逻辑级的 定时和噪声特征中使用的电流源模型。
技术介绍
静态定时分析器被广泛用作优化和验证超大规模集成(VLSI)芯片的 设计的工具。例如，通常由网表表示的VLSI芯片i殳计可以被分成组合逻 辑的多个连续逻辑级。举例来说，逻辑级可以包括一个或多个不同的驱动 门(例如，4象非线性驱动门)，以及一个或多个互连负载。可以使用例如 简化线性驱动模型或电流源模型，通过在逻辑级内部建模或仿真非线性驱 动门来实现或实施逻辑级的分析。举例来说，可以通过遵循本领域已知的 C-effective ( C有效)过程，在某些静态定时分析器中生成或创建线性驱动 模型。随着电子设计和积极设备扩缩(scaling)的出现，举例来说，诸如纳 米晶体管的电子设备的电特征由于增加的短通道效应而日益变得非线性。 另外，典型导线与驱动的电阻比率也随着该扩缩而成比例增加。使用常规 的基于C-effective的线性驱动模型来精确捕获在驱动输出处的逻辑级的输 出波形变得越来越困难。在网表中，由于例如耦合噪声，邻近逻辑级可以影响逻辑级的性能。 从一个或多个邻近逻辑级接收噪声的逻辑级可以是受害级(victim stage )， 在此被称为受害方或受害级或受害单元(victim cell)。将噪声耦合到邻近 逻辑级的逻辑级可以是攻击级(aggressor stage)，在此被称为攻击方或攻击级或攻击单元。切换(switch)攻击方内部的驱动可以使得噪声或噪声 假信号(glitch)耦合到受害级。噪声通常可以导致在同时切换的受害级的延迟上的改变。在这种情况下，噪声可以被称为延迟噪声。如果受害级是 静态的，即受害级并没有切换，则来自切换攻击级的噪声可以通过受害级 潜在地传播，并且锁存到例如受害级的存储元件中，从而造成受害级的功 能故障。造成受害级的功能故障的噪声可以,皮称为功能噪声。举例来说，还可以按照C-effective过程来对造成受害级的功能故障的 噪声或噪声假信号进行建模。基于C-effective过程的建模使用两个参数来 对噪声的峰值和区域进行建模，并且因此可能在本质上不足以捕获噪声的 其它特征，例如，像噪声的不对称波形。另外，由于驱动的增加的非线性， 基于C-effective过程的建模可能不能够对驱动门进行精确建模。此外，基 于C-effective过程的建模可能需要其它过程来实现三维门特征化(gate characterization),其可以包括例如两个假信号参数和用于输出电容的一 个参数。对于在攻击级与受害级之间的对准(alignment)分析，在本领域中建 议可以使用基于线性驱动模型的方法。该方法要求创建预特征化的 (pre-characterized )四维查找表，并且其并不基于当前存在的单元库， 例如当前工业标准单元库。这里，术语"对准"指的是在受害级与攻击级 之间造成受害级输出处的延迟或延迟噪声的条件。最坏情况的对准可以是 其中受害级在驱动输出处经历最大延迟的情况。已经观察到对准可以取决 于边缘速率(edge rate)、噪声宽度、噪声高度，以及受害单元的接收方 负载。在本领域中还建议可以使用非线性DC (直流)电流源模型来分析逻 辑级的定时和噪声特征。非线性DC电流源模型可以取决于输入和输出电 压。使用该非线性DC电流源模型，可以利用密勒(Miller)电容(Cm) 和输出电容(C。)来创建和扩充二维查找表，以便捕获寄生电容效应。已 经显示使用该DC电流源模型可以获得对于任意输入波形和任意输出负栽 来说的快速和相对精确的分析。对于驱动的非线性仿真使用了一些固定的时间步长(time-step)，并且4吏用了递归巻积来仿真互连。然而，该方法 要求具有新的特征化数据格式的新库，以便生成查找表。另外，该方法并 没有解决延迟噪声分析的问题。在本领域中给出了另一种方法，用于使用非线性电流源驱动^^型来计 算由于耦合噪声而在接收方级(即，受害级)的输出处造成的延迟上的改 变。根据该方法，最坏情况的对准搜索可以净皮方程化为受约束的非线性优 化问题，其目的在于标识在接收方级的输出处的延迟上的相对大的改变， 例如，最大改变。该方法要求使用非线性仿真来评估在接收方输出处的噪 声响应，以便找到对准。对于单个定时级来说，找到对准的过程可能要求 非线性仿真的若干迭代。因此，这一基于非线性编程(NLP)的方法可能 需要相当多的运行时并且可能影响采用该方法的静态定时分析器的整体效 率。另外，可能还需要修改现有的库特征化流和库格式，以便从SPICE特 征化明确获得DC电流源模型。这样的改变实际上不是可行的，因为其可 能需要在设计和优化流中的强有力的改变。响应于如上所述在逻辑级中对非线性驱动建模的需要，电子设计自动 化(EDA)工业向标准库格式添加了新的门特征化数据，例如，有效电流 源模型(ECSM)以及复合电流源模型(CCSM)。类似于现有的库特征 化流，ECSM中的门^皮特征化用于一系列输入变化(input slew)和输出负 载电容以及用于每个输入变化和输出负载电容d，提供了输出电压波形的 分段线性描述。ECSM查找表是对单元库中常规的延迟和输出变化(output slew)查找表的简单和渐增扩展。类似地，CCSM查找表包括分段线性输 出电流波形，而不是ECSM中的输出电压波形。
技术实现思路
本专利技术提供了一种根据权利要求1所述的方法，以及对应的系统和计 算积艰序。本专利技术的实施例可以提供一种用于使用可从单元库获得的数据来合成 电流源模型的方法。所述电流源模型可以是，例如，从符合例如CCSM和 /或ECSM格式的数据合成的电流源驱动模型。根据所述方法的一个实施 例，分析方程或表达式，例如双曲正切函数，可以用于表示所述电流源模 型，其对逻辑级中的驱动进行建模，以便仿真所述逻辑级的定时和噪声特 征。另外，所述方法的实施例可以在计算上找到在攻击级与受害级之间由 耦合到所述受害级的噪声在所述受害级中引起延迟的对准条件。例如，所 述方法的实施例可以找到当达到受害级的相对大的跨导 (trans-conductance)增益(例如，在预定输入和输出电压范围内的最大 增益)时的对准务fr。根据一个实施例，受害级的跨导增益可以与受害单 元中的延&目关联。本专利技术的实施例可以提供一种用于实现对网表中的至少一个逻辑级的 分析的方法，所述至少一个逻辑级可以具有至少一个驱动。所述方法的一个实施例可以包括基于输入和输出电压值，使用可从 单元库获得的数据来为输出瞬态电流生成至少一个查找表；使用所述查找 表来分析性地合成可以包括DC分量以及一个或多个寄生电容的至少一个 电流源模型；使用对所述驱动进行建模的所述电流源模型来仿真所述逻辑 级；以及按照仿真获得所述逻辑级的特征。根据方法的一个实施例，所述 单元库可以是工业标准单元库。根据方法的另一个实施例，所述单元库可 以包括符合有效电流源模型(ECSM)和/或复合电流源模型(CCSM)的根据方法的一个实施例，合成所述电流源模型可以包括使用双曲正 切函数并将所述双曲正切函数曲线拟合到本文档来自技高网...
【技术保护点】
一种方法，其包括以下步骤： ａ）使用可从单元库获得的数据，基于输入和输出电压的值来生成用于输出瞬态电流的至少一个查找表； ｂ）使用所述查找表来分析性地合成包括ＤＣ分量和多个寄生电容的至少一个电流源模型； ｃ）使用对所述逻辑级的驱动进行建模的所述电流源模型来仿真逻辑级；以及 ｄ）获得所述仿真的逻辑级的特征。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：K乔普拉，C凯施雅普，粟海华，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。