基带以及电子部件串制造技术

本发明专利技术提供一种基带以及电子部件串。基带具备带主体，在设基带的长边方向为长度方向，并设短边方向为宽度方向时，该带主体具有互相对置且在长度方向上延伸的一对主面，且包括在长度方向上互相隔离地形成并成为电子部件的收纳区域的多个部件收纳部。部件收纳部具有：收纳凹部，在带主体的一个主面具有矩形状的开口部；第1倾斜部，位于开口部的4个边中在宽度方向上对置的边的一侧，从一个主面朝向收纳凹部的内部方向延伸，高度变得低于另一侧的边；和第2倾斜部，位于在长度方向上对置的边的一侧，从一个主面朝向收纳凹部的内部方向延伸，高度变得低于另一侧的边。高度变得低于另一侧的边。高度变得低于另一侧的边。

【技术实现步骤摘要】
基带以及电子部件串


[0001]本专利技术涉及基带(base tape)以及电子部件串。

技术介绍

[0002]以往的电子部件串的基带是如下构造：在带状的带主体，大致长方体状的多个收纳凹部在长度方向上等间隔地设置，并且大致圆状的多个进给孔在长度方向上等间隔地设置(例如，参照日本特开2002-240851号公报)。在从上方将电子部件插入这样的基带的收纳凹部的情况下，需要使插入前的电子部件的2维位置从上方来看与收纳凹部匹配。
[0003]因此，近年来，为了使插入时的相互位置的管理简便化，探讨了相对于基带的收纳凹部，从横向(与长度方向正交的方向)插入电子部件的方法。作为这样的从横向插入电子部件的方法，提出了日本特开2018-024473号公报中公开的那样的基带。
[0004]日本特开2018-024473号公报中公开的基带公开了以下那样的构造：基带具有带状的带主体和收纳凹部，该收纳凹部具有能够收纳电子部件的长度、宽度以及深度，并且在带主体沿长度方向等间隔地设置，在带主体中的收纳凹部的宽度方向的一侧，设置有深度从带主体的上表面朝向收纳凹部的宽度方向的一侧面增加，并且与收纳凹部接连的形态的引导凹部。
[0005]然而，在日本特开2018-024473号公报中公开的基带中，由于仅在收纳凹部的部件插入侧的一边设置了倾斜的引导凹部，因而在插入相对于该收纳凹部的空隙小的电子部件时，存在电子部件卡在其倾斜部以外的边的角部，或在卡住后搁置在基带的上表面的担忧。

技术实现思路

[0006]本专利技术的主要目的在于，提供在相对于在基带形成的收纳凹部从横向插入电子部件时，能够稳定地插入的基带和具备该基带的电子部件串。
[0007]本专利技术涉及的基带是用于收纳多个电子部件的基带，该基带具备带主体，在设基带的长边方向为长度方向并设短边方向为宽度方向时，该带主体具有互相对置且在长度方向上延伸的一对主面，且包括在长度方向上互相隔离地形成的成为电子部件的收纳区域的多个部件收纳部，部件收纳部具有：收纳凹部，在带主体的一个主面具有矩形状的开口部；第1倾斜部，位于开口部的4个边中在宽度方向上对置的边的一侧，从一个主面朝向收纳凹部的内部方向延伸，高度变得低于另一侧的边；和第2倾斜部，位于在长度方向上对置的边的一侧，从一个主面朝向收纳凹部的内部方向延伸，高度变得低于另一侧的边。
[0008]此外，本专利技术涉及的电子部件串是如下电子部件串，具备：本专利技术涉及的基带；电子部件，收纳于收纳凹部内；盖带，覆盖带主体的一个主面的一部分，使得封堵收纳有电子部件的收纳凹部的开口部。
[0009]在本专利技术涉及的基带中，部件收纳部具有：收纳凹部，在带主体的一个主面具有矩形状的开口部；第1倾斜部，在开口部的4个边中在宽度方向上对置的边的一侧，高度朝向收纳凹部的内部方向变得低于一个主面；和第2倾斜部，在长度方向上对置的边的一侧，高度
朝向收纳凹部的内部方向变得低于一个主面，因而能够在相对于部件收纳部所具有的收纳凹部而抑制电子部件的转动的同时，抑制搁置在带主体的一个主面上，从而稳定地插入电子部件。此外，能够提供具备这样的基带的电子部件串。
[0010]本专利技术的上述以及其他目的、特征、方式以及优点，根据与附图关联地理解的关于本专利技术的以下的详细的说明将变得清楚。
附图说明
[0011]图1是示出收纳于本专利技术的第1实施方式涉及的电子部件串的电子部件的一个例子的外观立体图。
[0012]图2是示出本专利技术的第1实施方式涉及的电子部件串被卷绕于卷盘的状态的立体图。
[0013]图3是示出本专利技术的第1实施方式涉及的电子部件串的外观的外观立体图。
[0014]图4是示出本专利技术的第1实施方式涉及的电子部件串的外观的主视图。
[0015]图5是图3的线V-V处的剖视图。
[0016]图6是示出本专利技术的第1实施方式涉及的基带的外观的外观立体图。
[0017]图7A是本专利技术的第1实施方式涉及的基带的俯视图，图7B是a部分的部分放大图。
[0018]图8是图7B的线VIII-VIII处的剖视图。
[0019]图9是图7B的线IX-IX处的剖视图。
[0020]图10A至图10C是示出从横向将电子部件插入图6所示的基带的部件收纳部的方法的一个例子的图。
[0021]图11A以及图11B是示出从卷盘送出电子部件串的状态的图，图11A是其俯视图，图11B是其侧视图。
[0022]图12是图11A的线XII-XII处的剖视图。
[0023]图13是本专利技术的第1实施方式的变形例涉及的基带的图8的对应图。
[0024]图14是本专利技术的第1实施方式的变形例涉及的基带的图9的对应图。
[0025]图15是示出本专利技术的第2实施方式涉及的电子部件串中的基带的外观的外观立体图。
[0026]图16A是本专利技术的第2实施方式涉及的电子部件串中的基带的俯视图，图16B是b部分的部分放大图。
[0027]图17是图16B的线XVII-XVII处的剖视图。
[0028]图18是图16B的线XVIII-XVIII处的剖视图。
[0029]图19是本专利技术的其他实施方式的变形例涉及的基带的图8的对应图。
[0030]图20是本专利技术的其他实施方式的变形例涉及的基带的图9的对应图。
[0031]图21是本专利技术的其他实施方式的变形例涉及的基带的图13的对应图。
[0032]图22是本专利技术的其他实施方式的变形例涉及的基带的图14的对应图。
具体实施方式
[0033]1.第1实施方式
[0034](a)电子部件串
[0035]图1是示出收纳于本专利技术的第1实施方式涉及的电子部件串的电子部件的一个例子的外观立体图。图2是示出本专利技术的第1实施方式涉及的电子部件串被卷绕于卷盘的状态的立体图。图3是示出本专利技术的第1实施方式涉及的电子部件串的外观的外观立体图。图4是示出本专利技术的第1实施方式涉及的电子部件串的外观的主视图。图5是图3的线V-V处的剖视图。
[0036]如图3所示，第1实施方式的电子部件串10包括电子部件包装体12和电子部件14。而且，如图2所示，电子部件串10卷绕于卷盘R。
[0037](b)电子部件
[0038]电子部件14例如是电阻器、电容器、电感器等。首先，作为这样的电子部件14的一个例子，对层叠陶瓷电子部件(层叠陶瓷电容器)进行说明。图1是示出电子部件14的外观的立体图。在图1中，将坯体的长边方向用L表示，将坯体的宽度方向用W表示，将坯体的厚度方向用T表示。
[0039]如图1所示，电子部件14具备具有长方体状的外形的坯体16和设置在坯体16的两端的外部电极18。坯体16包括多个陶瓷层，在坯体16的内部埋设有未图示的多个内部电极层。
[0040]坯体16形成为大致长方体形状，具有在高度方向x上相对的第1主面16a以及第2主面16b、在与高度方向x正交的宽度方向y上相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基带，用于收纳多个电子部件，其中，所述基带具备带主体，在设所述基带的长边方向为长度方向，并设短边方向为宽度方向时，所述带主体具有互相对置且在所述长度方向上延伸的一对主面，且包括在所述长度方向上互相隔离地形成并成为所述电子部件的收纳区域的多个部件收纳部，所述部件收纳部具有：收纳凹部，在所述带主体的一个主面具有矩形状的开口部；第1倾斜部，位于所述开口部的4个边中在所述宽度方向上对置的边的一侧，从所述一个主面朝向所述收纳凹部的内部方向延伸，高度变得低于另一侧的边；和第2倾斜部，位于在所述长度方向上对置的边的一侧，从所述一个主面朝向所述收纳凹部的内部方向延伸，高度变得低于另一侧的边。2.根据权利要求1所述的基带，其中，所述第2倾斜部配置在所述收纳凹部的所述长度方向中的所述基带的进给方向的正方向侧。3.根据权利要求1或权利要求2所述的基带，其中，设与所述长度方向和所述宽度方向分别正交的方向为高度方向时，设所述高度方向上的所述收纳凹部的深度为D，设所述第1倾斜部的深度为D1，并设所述...

【专利技术属性】
技术研发人员：清水保弘，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：