垂直存储器件制造技术

提供了一种垂直存储器件，其包括：在衬底上的栅电极，栅电极在垂直于衬底的上表面的第一方向上间隔开并以阶梯布置堆叠；沟道，在第一方向上延伸穿过栅电极；第一接触插塞，延伸穿过栅电极中的第一栅电极的垫以接触第一栅电极的上表面，第一接触插塞延伸穿过栅电极中的第二栅电极的一部分，并且第二栅电极与第一栅电极相邻；第一间隔物，在第一接触插塞与第一栅电极和第二栅电极的面对第一接触插塞的侧壁之间，第一间隔物使第一接触插塞与第二栅电极电绝缘；以及第一掩埋图案，接触第一接触插塞和第一间隔物的底表面，第一掩埋图案包括绝缘材料。绝缘材料。绝缘材料。

【技术实现步骤摘要】
垂直存储器件


[0001]实施方式涉及垂直存储器件。

技术介绍

[0002]在VNAND闪速存储器件中，当用于形成可接触栅电极的上表面以与其电连接的接触插塞的开口被形成时，栅电极的上表面可能具有不同的高度。

技术实现思路

[0003]实施方式可以通过提供一种垂直存储器件来实现，该垂直存储器件包括：衬底；在衬底上的栅电极，栅电极在基本上垂直于衬底的上表面的第一方向上彼此间隔开，并且栅电极以阶梯布置堆叠；沟道，在第一方向上延伸穿过栅电极；至少一个第一接触插塞，延伸穿过栅电极之中的第一栅电极的垫以接触第一栅电极的上表面，所述至少一个第一接触插塞延伸穿过栅电极之中的第二栅电极的至少一部分，并且第二栅电极与第一栅电极相邻，使得第二栅电极是在第一方向上在第一栅电极下方的下一个最近的栅电极；第一间隔物，在所述至少一个第一接触插塞与第一栅电极和第二栅电极的面对所述至少一个第一接触插塞的侧壁之间，第一间隔物使所述至少一个第一接触插塞与第二栅电极电绝缘；以及第一掩埋图案，接触所述至少一个第一接触插塞和第一间隔物的底表面，第一掩埋图案包括绝缘材料。
[0004]实施方式可以通过提供一种垂直存储器件来实现，该垂直存储器件包括：衬底；栅电极，在衬底上并且在基本上垂直于衬底的上表面的垂直方向上彼此间隔开，栅电极以阶梯形状堆叠；阻挡图案，覆盖每个栅电极的下表面、上表面和侧壁；沟道，在垂直方向上延伸穿过栅电极；接触插塞，延伸穿过栅电极之中的第一栅电极的垫以直接接触第一栅电极的上表面，接触插塞延伸穿过栅电极之中的第二栅电极的至少一部分，并且第二栅电极与第一栅电极相邻，使得第二栅电极是在垂直方向上在第一栅电极下方的下一个最近的栅电极；以及第一间隔物，在接触插塞与第一栅电极和第二栅电极的面对接触插塞的侧壁之间，第一间隔物使接触插塞与第二栅电极电绝缘，其中阻挡图案不覆盖第一栅电极和第二栅电极的面对接触插塞的侧壁，使得第一间隔物直接接触第一栅电极和第二栅电极的面对接触插塞的侧壁。
[0005]实施方式可以通过提供一种垂直存储器件来实现，该垂直存储器件包括：在衬底上的下部电路图案；在下部电路图案上的公共源极板(CSP)；栅电极，在CSP上在基本上垂直于衬底的上表面的第一方向彼此间隔开，栅电极以阶梯形状堆叠；沟道，在第一方向上延伸穿过栅电极；至少一个第一接触插塞，延伸穿过栅电极之中的第一栅电极的垫以接触第一栅电极的上表面，所述至少一个第一接触插塞延伸穿过栅电极之中的第二栅电极的至少一部分，并且第二栅电极与第一栅电极相邻，使得第二栅电极是在第一方向上在第一栅电极下方的下一个最近的栅电极；以及第一间隔物，在所述至少一个第一接触插塞与第一栅电极和第二栅电极的面对所述至少一个第一接触插塞的侧壁之间，第一间隔物使所述至少一
个第一接触插塞与第二栅电极电绝缘；第二接触插塞，延伸穿过栅电极之中的在最下面的层级处的第三栅电极以接触第三栅电极的上表面，第二接触插塞延伸到CSP的一部分；第二间隔物，从第三栅电极的面对第二接触插塞的侧壁延伸到CSP的所述一部分以围绕第二接触插塞；以及在CSP中的第一绝缘图案，第一绝缘图案接触第二接触插塞和第二间隔物的底表面。
[0006]实施方式可以通过提供一种垂直存储器件来实现，该垂直存储器件包括：栅电极，在衬底上在基本上垂直于衬底的上表面的第一方向上彼此间隔开，栅电极以阶梯形状堆叠，并且每个栅电极在基本上平行于衬底的上表面的第二方向上延伸；沟道，在第一方向上延伸穿过栅电极；以及在第二方向上设置的第一接触插塞，每个第一接触插塞延伸穿过栅电极中的对应栅电极，其中栅电极中的所述对应栅电极分别包括远离衬底的第一栅电极和靠近衬底的第二栅电极，每个第一接触插塞延伸穿过第一栅电极中的对应第一栅电极的垫，并且第一接触插塞中的一个延伸穿过的第二栅电极的数量等于或大于第一接触插塞中的另一个延伸穿过的第二栅电极的数量，第一接触插塞中的所述一个延伸穿过第一栅电极中的远离衬底的第一栅电极的垫，第一接触插塞中的所述另一个延伸穿过第一栅电极中的靠近衬底的第一栅电极的垫。
[0007]实施方式可以通过提供一种垂直存储器件来实现，该垂直存储器件包括：在衬底上的晶体管；在衬底上的下部电路图案，下部电路图案电连接到晶体管；在下部电路图案上的公共源极板(CSP)；依次堆叠在CSP上的沟道连接图案和支撑层；栅电极，在支撑层上在基本上垂直于衬底的上表面的垂直方向上彼此间隔开，栅电极以阶梯形状堆叠；沟道，通过沟道连接图案彼此电连接，每个沟道在CSP上在垂直方向上延伸穿过栅电极、支撑层和沟道连接图案；第一接触插塞，延伸穿过栅电极之中的第一栅电极的垫以接触第一栅电极的上表面，第一接触插塞延伸穿过栅电极之中的第二栅电极的至少一部分，并且第二栅电极与第一栅电极相邻，使得第二栅电极是在垂直方向上在第一栅电极下方的下一个最近的栅电极；间隔物，在第一接触插塞与第一栅电极和第二栅电极的面对第一接触插塞的侧壁之间，间隔物使第一接触插塞与第二栅电极电绝缘；掩埋图案，接触第一接触插塞和间隔物的底表面并且包括绝缘材料；虚设沟道，在第一栅电极的垫上与第一接触插塞间隔开，虚设沟道延伸穿过栅电极中的在第一栅电极下方的栅电极、支撑层和沟道连接图案以接触CSP；第二接触插塞，在CSP上在垂直方向上延伸，第二接触插塞电连接到CSP；以及贯通通路，在下部电路图案上在垂直方向上延伸，贯通通路电连接到下部电路图案。
附图说明
[0008]通过参照附图详细描述示例性实施方式，特征对本领域技术人员将是明显的，附图中：
[0009]图1至图35示出了根据示例实施方式的制造垂直存储器件的方法中的阶段的俯视图和剖视图。
[0010]图36示出了根据示例实施方式的垂直存储器件的剖视图。
[0011]图37至图48示出了根据示例实施方式的制造垂直存储器件的方法中的阶段的俯视图和剖视图。
[0012]图49示出了根据示例实施方式的垂直存储器件的剖视图。
[0013]图50和图51示出了根据示例实施方式的垂直存储器件的剖视图。
具体实施方式
[0014]在下文中将参照附图更充分地描述根据示例实施方式的垂直存储器件和制造垂直存储器件的方法。
[0015]在下文中，贯穿说明书(并且不一定在权利要求中)，可以将基本上垂直于衬底的上表面的垂直方向定义为第一方向，并且可以将基本上平行于衬底的上表面的水平方向之中的彼此交叉的两个方向分别定义为第二方向和第三方向。在示例实施方式中，第二方向和第三方向可以彼此正交。
[0016]图1至图35是根据示例实施方式的制造垂直存储器件的方法中的阶段的俯视图和剖视图。具体地，图1、图6、图8、图13、图16、图31和图33是俯视图，图2-5、图7、图9-12、图14-15、图17-30、图32和图34-35是剖视图。
[0017]图2-5、图7、图14、图32和图34-35分别是对应俯视图的沿线A-A'截取的剖视图，图9-12分别是对应俯视图的沿线B-B'截取的剖视图。图15是图14的一部分的剖视图，图16是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直存储器件，包括：衬底；在所述衬底上的栅电极，所述栅电极在基本上垂直于所述衬底的上表面的第一方向上彼此间隔开，并且所述栅电极以阶梯布置堆叠；沟道，在所述第一方向上延伸穿过所述栅电极；至少一个第一接触插塞，延伸穿过所述栅电极之中的第一栅电极的垫以接触所述第一栅电极的上表面，所述至少一个第一接触插塞延伸穿过所述栅电极之中的第二栅电极的至少一部分，并且所述第二栅电极与所述第一栅电极相邻，使得所述第二栅电极是在所述第一方向上在所述第一栅电极下方的下一个最近的栅电极；第一间隔物，在所述至少一个第一接触插塞与所述第一栅电极和所述第二栅电极的面对所述至少一个第一接触插塞的侧壁之间，所述第一间隔物使所述至少一个第一接触插塞与所述第二栅电极电绝缘；以及第一掩埋图案，接触所述至少一个第一接触插塞和所述第一间隔物的底表面，所述第一掩埋图案包括绝缘材料。2.如权利要求1所述的垂直存储器件，其中所述至少一个第一接触插塞包括：下部部分，延伸穿过所述第一栅电极和所述第二栅电极的所述至少一部分；以及上部部分，在所述下部部分上并且连接到所述下部部分，所述上部部分在基本上平行于所述衬底的所述上表面的第二方向上具有比所述下部部分的宽度大的宽度。3.如权利要求2所述的垂直存储器件，还包括第二间隔物，所述第二间隔物覆盖所述至少一个第一接触插塞的所述上部部分的侧壁并且包括与所述第一间隔物的材料基本上相同的材料。4.如权利要求3所述的垂直存储器件，其中所述第一间隔物的最大厚度基本上等于所述第二间隔物的厚度。5.如权利要求3所述的垂直存储器件，还包括在所述第二间隔物的外侧壁上的第三间隔物，所述第三间隔物包括与所述第一掩埋图案的材料基本上相同的材料。6.如权利要求5所述的垂直存储器件，其中：所述第一掩埋图案在所述第一方向上在所述第二栅电极与所述栅电极中的在所述第二栅电极下方的下一个最近的栅电极之间延伸，以及所述第一掩埋图案在所述第二方向上的宽度基本上等于所述第三间隔物的外侧壁之间在所述第二方向上的距离。7.如权利要求6所述的垂直存储器件，还包括第二掩埋图案，所述第二掩埋图案包括与所述第一掩埋图案的材料基本上相同的材料，其中：所述第二掩埋图案在所述第一栅电极与所述第二栅电极之间并且围绕所述第一间隔物的外侧壁，所述第二掩埋图案的外侧壁之间在所述第二方向上的距离基本上等于所述第三间隔物的所述外侧壁之间在所述第二方向上的所述距离。8.如权利要求1所述的垂直存储器件，其中所述第一掩埋图案在所述第一方向上延伸穿过所述栅电极中的在所述第二栅电极下方的下一个最近的栅电极。9.如权利要求1所述的垂直存储器件，其中所述第一间隔物和所述第一掩埋图案包括
硅氧化物。10.如权利要求1所述的垂直存储器件，还包括覆盖所述栅电极中的每个的下表面、上表面和侧壁的阻挡图案，所述阻挡图案包括金属氧化物；其中所述第一间隔物直接接触所述第一栅电极和所述第二栅电极的面对所述至少一个第一接触插塞的侧壁。11.如权利要求1所述的垂直存储器件，其中：所述栅电极中的每个在基本上平行于所述衬底的所述上表面的第二方向上延伸，以及多个第一接触插塞在所述第二方向上布置并且分别延伸穿过所述栅电极的垫。12.如权利要求11所述的垂直存储器件，其中所述多个第一接触插塞中的延伸穿过远离所述衬底的栅电极的垫的第一接触插塞具有比所述多个第一接触插塞中的延伸穿过靠近所述衬底的栅电极的垫的另一第一接触插塞的底表面在所述第一方向上离所述衬底更远的底表面。13.如权利要求11所述的垂直存储器件，其中：所述多个第一接触插塞中的每个延伸穿过所述第二栅电极和所述栅电极之中的至少一个第三栅电极，所述至少一个第三栅电极在所述第二栅电极下方，以及相比于所述多个第一接触插塞中的延伸穿过靠近所述衬底的栅电极的垫的另一第一接触插塞延伸穿过的所述栅电极的数量，所述多个第一接触插塞中的延伸穿过远离所述衬底的栅电极的垫的第一接触插塞延伸穿过更多数量的所述栅电极。14.如权利要求1所述的垂直存储器件，还包括：在所述衬底上的下部电路图案；在所述衬底上的绝缘中间层，所述绝缘中间层覆盖所述下部电路图案；以及在所述绝缘中间层上的公共源极板，其中所述栅电极在所述公共源极板上。15.如权利要求14所述的垂直存储器件，还包括：第二接触插塞，延伸穿过所述栅电极之中的在最下面的层级处的第三栅电极的垫以接触所述第三栅电极的上表面，所述第二接触插塞延伸到所述公共源极板的一部分；第二间隔物，从所述第三栅电极的面对所述第二接触插塞的侧壁延伸到所述公共源极板的所述一部分，以围绕所述第二接触插塞；以及在所述公共源极板中的第一...

【专利技术属性】
技术研发人员：金森宏治，姜信焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：