二线制串行总线接口转换为单线半双工总线接口的电路制造技术

本实用新型专利技术提供一种二线制串行总线接口转换为单线半双工总线接口的电路，采用CPLD控制单元或者模拟开关与原有的二线制串行总线接口进行电路连接。本实用新型专利技术提供的二线制串行总线接口转换为单线半双工总线接口的电路，无需额外控制信号，收发切换时间为纳秒级，实现成本低。现成本低。现成本低。

【技术实现步骤摘要】
二线制串行总线接口转换为单线半双工总线接口的电路


[0001]本技术属于电子设备领域，尤其涉及到一种二线制串行总线转换为单线半双工总线接口的电路。

技术介绍

[0002]电子产品设备内部模块间的控制总线通常传输速率较低，要求IO接口数量尽量简化，减少设备内部走线，单线半双工总线应这种要求而产生，使用1根数据线进行数据交换，具有节省I/O资源，结构简单、成本低廉和便于维护等优点，在实际芯片选型中，大部分芯片没有原生单线半双工总线接口，需要将2线制串口转换成单线半双工总结接口。

技术实现思路

[0003]本技术的一个目的是提供一种二线制串行总线接口转换为单线半双工总线接口的电路，并提供至少后面将说明的优点。
[0004]本技术的另一个目的是提供一种二线制串行总线接口转换为单线半双工总线接口的电路，无需额外控制信号，收发切换时间为纳秒级，实现成本低。
[0005]本技术的技术方案如下：
[0006]二线制串行总线接口转换为单线半双工总线接口的电路，其包括：
[0007]二线制串行总线接口，其具有CPU_R管脚、CPU_T管脚和TTL管脚；
[0008]CPLD控制单元，其具有与所述CPU_R管脚、CPU_T管脚和TTL管脚连接的IO管脚，还具有与外部设备连接的输出端；
[0009]上拉电阻，其连接在所述TTL管脚上，所述上拉电阻的电阻值为10KΩ；
[0010]其中，
[0011]当CPU_T管脚处为高电平，所述TTL管脚处为高电平，所述CPU_R管脚处为低电平时，所述二线制串行总线接口、所述CPLD控制单元和所述外部设备通过TTL管脚和CPU_R管脚连通，即信号接收电路连通；
[0012]当CPU_T管脚处为低电平，所述TTL管脚处为低电平，所述CPU_R管脚处为高电平时，所述二线制串行总线接口、所述CPLD控制单元和所述外部设备通过TTL管脚和CPU_T管脚连通，即信号发送电路连通。
[0013]二线制串行总线接口转换为单线半双工总线接口的电路，其包括：
[0014]二线制串行总线接口，其具有CPU_R管脚、CPU_T管脚和TTL管脚；
[0015]模拟开关，其具有与所述CPU_R管脚连通的NO管脚、与所述CPU_T管连通的IN管脚、与所述TTL管脚连接的COM管脚、接地的NC管脚、电源输入V+管脚和GND管脚；
[0016]两个上拉电阻，其串联的连接在所述CPU_R管脚和所述TTL管脚之间，每个所述上拉电阻的电阻值为10KΩ；
[0017]其中，
[0018]当CPU_T管脚处为高电平时，所述COM管脚和NO管脚和CPU_R管脚连通，即信号接收
电路连通；
[0019]当CPU_T管脚处为低电平时，所述COM管脚和NC管脚和TTL管脚连通，即信号发送电路连通。
[0020]本技术具有以下有益效果：
[0021]CPLD控制单元使用Altera公司的EPM240T100芯片，该产品是一款瞬时上电的非易失性CPLD，采用内嵌FLASH CMOS工艺制程，逻辑单元数为240个，可用IO数为80个，该产品在IO数目、封装尺寸、功耗和性能方面表现优秀。
[0022]模拟开关使用Maxim公司的MAX4729芯片，本芯片实现单刀双掷开关功能，采用1.8V至5.5V单电源供电，在2.7V电源线，具有3.5Ω的低导通电阻。
[0023]本技术的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本技术的研究和实践而为本领域的技术人员所理解。
附图说明
[0024]图1为本技术提供的二线制串行总线接口转换为单线半双工总线接口的电路的一个实施例的结构示意图；
[0025]图2为本技术提供的二线制串行总线接口转换为单线半双工总线接口的电路的一个实施例中的模拟开关的结构示意图。
具体实施方式
[0026]下面结合附图对本技术做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
[0027]应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不配出一个或多个其它元件或其组合的存在或添加。
[0028]本技术提供一种二线制串行总线接口转换为单线半双工总线接口的电路，其包括：
[0029]二线制串行总线接口，其具有CPU_R管脚、CPU_T管脚和TTL管脚；
[0030]CPLD控制单元，其具有与所述CPU_R管脚、CPU_T管脚和TTL管脚连接的IO管脚，还具有与外部设备连接的输出端；
[0031]上拉电阻，其连接在所述TTL管脚上，所述上拉电阻的电阻值为10KΩ；
[0032]其中，
[0033]当CPU_T管脚处为高电平，所述TTL管脚处为高电平，所述CPU_R管脚处为低电平时，所述二线制串行总线接口、所述CPLD控制单元和所述外部设备通过TTL管脚和CPU_R管脚连通，即信号接收电路连通；
[0034]当CPU_T管脚处为低电平，所述TTL管脚处为低电平，所述CPU_R管脚处为高电平时，所述二线制串行总线接口、所述CPLD控制单元和所述外部设备通过TTL管脚和CPU_T管脚连通，即信号发送电路连通。
[0035]CPU串口发信号空闲时信号为高，表示无发送数据，低电平表示有发送数据。
[0036]接收端拉高时认为无数据，拉低表示有接收数据。接收端电平能被通信线路的其他设备拉高或拉低。
[0037]单线半双工总线空闲时信号为高，使用CPU串口发信号作为发送使能信号，通过使用CPU串口信号作为切换控制信号实现总线方向的切换，无发送信号时总线处于接收状态，当CPU串口发信号为低时，总线切换成发送状态。通信双方应在协议中约定好数据传输协议，避免出现总线竞争现象。
[0038]CPU_R，CPU_T， TTL连接到CPLD芯片的IO管脚即可，无需外围电路，使用CPLD的程序实现如下：
[0039][0040]CPU_T值为1时，将TTL电平值赋值给CPU_R.当CPU_T值为0时，将1赋值给CPU_R；
[0041]当CPU_T值为0时，将0赋值给TTL，当CPU_T值为1时，置TTL为高阻；
[0042]传输线信号TTL端应接10K上拉电阻。
[0043]当CPU串口发CPU_T空闲时，电平状态为高，此时，若为数据发送状态，则传输线信号TTL被上拉电阻拉高，发送高电平数据。若传输线信号TTL为接收状态，串口收CPU_R被传输线信号TTL赋值，即将TTL线的电平值传送给CPU_R线；
[0044]当CPU串口发CPU_T有数据时，电平状态为低，此时传输线为发送状态，串口收CPU_R为置为高，传输线信号TTL赋值为低。
[0045]如图1所示，本技术还提供一种二线制串行总线接口转换为单线半双工总线接口的电路，其包括：
[0046]二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.二线制串行总线接口转换为单线半双工总线接口的电路，其特征在于，包括：二线制串行总线接口，其具有CPU_R管脚、CPU_T管脚和TTL管脚；CPLD控制单元，其具有与所述CPU_R管脚、CPU_T管脚和TTL管脚连接的IO管脚，还具有与外部设备连接的输出端；上拉电阻，其连接在所述TTL管脚上，所述上拉电阻的电阻值为10KΩ；其中，当CPU_T管脚处为高电平，所述TTL管脚处为高电平，所述CPU_R管脚处为低电平时，所述二线制串行总线接口、所述CPLD控制单元和所述外部设备通过TTL管脚和CPU_R管脚连通，即信号接收电路连通；当CPU_T管脚处为低电平，所述TTL管脚处为低电平，所述CPU_R管脚处为高电平时，所述二线制串行总线接口、所述CPLD控制单元和所述外部设...

【专利技术属性】
技术研发人员：李永昌，李云飞，王秋生，王伟，
申请(专利权)人：山西银河电子设备厂，
类型：新型
国别省市：