一种多输出晶体振荡器制造技术

本实用新型专利技术涉及晶体振荡器技术领域，具体涉及一种多输出晶体振荡器，包括源晶振，源晶振连接有FPGA模块，源晶振为晶体振荡器Y1，FPGA模块为FPGA芯片U3，FPGA芯片U3连接有电源芯片U2和用户接口，电源芯片U2的1号引脚连接FPGA芯片U3的9号引脚，压控温补晶体振荡器Y1的1号引脚连接用户接口的1号引脚，压控温补晶体振荡器Y1的2号引脚接地，压控温补晶体振荡器Y1的3号引脚串接电阻R32后连接FPGA芯片U3的32号引脚，压控温补晶体振荡器Y1的4号引脚连接输入电压VCC；本实用新型专利技术公开了一种在晶振内部集成FPGA进行可调分频，实现可以同时进行多个频率输出的晶体振荡器件，避免了独立IC器件的使用，同时保证了设备的集成化，降低成本。本。本。

【技术实现步骤摘要】
一种多输出晶体振荡器


[0001]本技术涉及晶体振荡器
，具体涉及一种多输出晶体振荡器。

技术介绍

[0002]有一些电子设备需要频率高度稳定的交流信号，而LC振荡器稳定性较差，频率容易漂移(即产生的交流信号频率容易变化)。在振荡器中采用一个特殊的元件——石英晶体，可以产生高度稳定的信号，这种采用石英晶体的振荡器称为晶体振荡器。
[0003]晶体振荡器作为设备工作频率基准源提供器件，为设备工作提供同步时钟及系统时钟。通常设备中不同器件有不同同步工作时钟频率需求，同时因为设备小型化，需要晶体振荡器能输出多个不同同步时钟信号。现有技术中，通常在需要多个频率输入时，设备会在晶体外部使用分频器等独立IC器件，实现多级分频，满足设备上多个器件不同频率输入需求，但这样增加了独立IC器件的使用，增大了设备的体积的同时还提高了造价。
[0004]基于此，本技术设计了一种多输出晶体振荡器，以解决上述问题。

技术实现思路

[0005]本技术的目的在于解决上述
技术介绍
中提出的问题，提供了一种多输出晶体振荡器。
[0006]为实现上述目的，本技术提供如下技术方案：
[0007]一种多输出晶体振荡器，包括源晶振，所述源晶振连接有FPGA模块，所述源晶振为晶体振荡器Y1，所述FPGA模块为FPGA芯片U3，所述FPGA芯片U3连接有电源芯片U2和用户接口，所述电源芯片U2的4号引脚连接输入电压VCC，所述电源芯片U2的3、4号引脚串接，所述输入电压VCC串联电容C21后接地，所述电源芯片U2的2号引脚接地，所述电源芯片U2的1、2号引脚通过电容C22串接，所述电源芯片U2的1号引脚连接FPGA芯片U3的9号引脚，所述压控温补晶体振荡器Y1的1号引脚连接用户接口的1号引脚，所述压控温补晶体振荡器Y1的2号引脚接地，所述压控温补晶体振荡器Y1的3号引脚串接电阻R32后连接FPGA芯片U3的32号引脚，所述压控温补晶体振荡器Y1的4号引脚连接输入电压VCC，所述用户接口的3号引脚接地，所述用户接口的4号引脚连接FPGA芯片U3的3号引脚，所述用户接口的5号引脚连接FPGA芯片U3的6号引脚，所述用户接口的6号引脚连接FPGA芯片U3的1号引脚，所述用户接口的7号引脚连接FPGA芯片U3的7号引脚，所述用户接口的8号引脚连接输入电压VCC，所述用户接口的9号引脚连接FPGA芯片U3的30号引脚，所述用户接口的10号引脚连接FPGA芯片U3的31号引脚。
[0008]进一步地，上述多输出晶体振荡器中，所述电源芯片U2的1号引脚输出的电压为1.2V。
[0009]进一步地，上述多输出晶体振荡器中，所述晶体振荡器Y1为压控温度补偿晶体振荡器。
[0010]进一步地，上述多输出晶体振荡器中，所述电容C21和电容C22的电容值均为2μF。
[0011]进一步地，上述多输出晶体振荡器中，所述电阻R32的电阻值为2MΩ。
[0012]与现有技术相比，本技术的有益效果是：本技术公开了一种在晶振内部集成FPGA进行可调分频，实现可以同时进行多个频率输出的晶体振荡器件，避免了独立IC器件的使用，同时保证了设备的集成化，降低成本。
附图说明
[0013]为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为本技术结构流程示意图；
[0015]图2为本技术实施例二结构流程示意图；
[0016]图3为本技术实施例二的电路图。
具体实施方式
[0017]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
[0018]实施例一
[0019]请参阅图1，本实施例提供一种技术方案：一种多输出晶体振荡器，包括源晶振，源晶振连接有FPGA模块，源晶振提供高相噪输出时钟，FPGA模块使用内部可编程逻辑，根据写入分频调整程序，分频输出多路时钟，从而满足设备上不同器件多种频率需求，因此避免增加额外的IC器件的使用。
[0020]实施例二
[0021]请参阅图2
‑
3，本实施例提供一种技术方案：一种多输出晶体振荡器，包括源晶振，源晶振连接有FPGA模块，源晶振为晶体振荡器Y1，FPGA模块为FPGA芯片U3，FPGA芯片U3连接有电源芯片U2和用户接口，电源芯片U2的4号引脚连接输入电压VCC，电源芯片U2的3、4号引脚串接，输入电压VCC串联电容C21后接地，电源芯片U2的2号引脚接地，电源芯片U2的1、2号引脚通过电容C22串接，电源芯片U2的1号引脚连接FPGA芯片U3的9号引脚，压控温补晶体振荡器Y1的1号引脚连接用户接口的1号引脚，压控温补晶体振荡器Y1的2号引脚接地，压控温补晶体振荡器Y1的3号引脚串接电阻R32后连接FPGA芯片U3的32号引脚，压控温补晶体振荡器Y1的4号引脚连接输入电压VCC，用户接口的3号引脚接地，用户接口的4号引脚连接FPGA芯片U3的3号引脚，用户接口的5号引脚连接FPGA芯片U3的6号引脚，用户接口的6号引脚连接FPGA芯片U3的1号引脚，用户接口的7号引脚连接FPGA芯片U3的7号引脚，用户接口的8号引脚连接输入电压VCC，用户接口的9号引脚连接FPGA芯片U3的30号引脚，用户接口的10号引脚连接FPGA芯片U3的31号引脚。
[0022]其中，电源芯片U2的1号引脚输出的电压为1.2V。晶体振荡器Y1为压控温度补偿晶体振荡器。电容C21和电容C22的电容值均为2μF。电阻R32的电阻值为2MΩ。
[0023]本实施例通过晶体振荡器Y1输出50MHz的时钟信号，通过FPGA芯片U3分频后输出一组50MHz的时钟频率和一组25MHz的时钟频率，实现双输出。
[0024]在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0025]以上公开的本技术优选实施例只是用于帮助阐述本技术。优选实施例并没有详尽叙述所有的细节，也不限制该技术仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本技术的原理和实际应用，从而使所属
技术人本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多输出晶体振荡器，其特征在于：包括源晶振，所述源晶振连接有FPGA模块，所述源晶振为晶体振荡器Y1，所述FPGA模块为FPGA芯片U3，所述FPGA芯片U3连接有电源芯片U2和用户接口，所述电源芯片U2的4号引脚连接输入电压VCC，所述电源芯片U2的3、4号引脚串接，所述输入电压VCC串联电容C21后接地，所述电源芯片U2的2号引脚接地，所述电源芯片U2的1、2号引脚通过电容C22串接，所述电源芯片U2的1号引脚连接FPGA芯片U3的9号引脚，所述晶体振荡器Y1的1号引脚连接用户接口的1号引脚，所述晶体振荡器Y1的2号引脚接地，所述晶体振荡器Y1的3号引脚串接电阻R32后连接FPGA芯片U3的32号引脚，所述晶体振荡器Y1的4号引脚连接输入电压VCC，所述用户接口的3号引脚接地，所述用户接口的4号引脚连接FPGA芯片U3的3...

【专利技术属性】
技术研发人员：唐立，
申请(专利权)人：成都恒晶科技有限公司，
类型：新型
国别省市：