一种芯片测试系统和芯片测试方法技术方案

本发明专利技术提供了一种芯片测试系统和芯片测试方法，所述芯片测试系统包括第一核心板、第二核心板和底板；所述第一核心板用于对基于FPGA的仿真芯片进行测试，所述第二核心板用于对实体芯片样品进行测试，所述测试底板能够与所述第一核心板和第二核心板分别可拆卸地配合连接，且包括有与前述两个测试过程配合的各功能元件；所述芯片测试方法利用所芯片测试系统来进行。本发明专利技术利用同一块底板兼容了不同的测试阶段需求，有效降低了测试成本，简化了测试操作过程。试操作过程。试操作过程。

【技术实现步骤摘要】
一种芯片测试系统和芯片测试方法


[0001]本专利技术涉及集成电路的仿真测试领域，具体涉及一种芯片测试系统和芯片测试方法。

技术介绍

[0002]芯片出厂前必须要经过测试，才能保证出厂的芯片功能合乎预定要求。为了降低芯片制造过程中的成本，利用FPGA技术先进行芯片功能仿真测试，根据仿真测试结果再制造出以实体形式存在的芯片，能够保证制作出的芯片性能更接近于预定要求，有效降低芯片测试阶段的废片率。
[0003]现有技术中，对芯片进行测试时，对于不同的测试阶段，分别设计一套用于测试的核心板和底板，测试成本高、工作量大；而且在测试阶段切换时，核心板和底板都要更换，操作麻烦。

技术实现思路

[0004]基于上述现状，本专利技术的主要目的在于提供一种芯片测试系统和芯片测试方法，以有效降低测试成本、简化测试操作过程。
[0005]为实现上述目的，本专利技术采用的技术方案如下：一种芯片测试系统，包括第一核心板、第二核心板和底板；所述第一核心板包括基于FPGA的仿真芯片、第一连接模块和第一电源；所述仿真芯片包括数字功能模块以及与所述仿真芯片的数字功能模块对应的数字功能端口；所述第一连接模块包括与所述数字功能端口对应的第一接口；所述第二核心板包括芯片样品、第二连接模块和第二电源；所述芯片样品包括多个功能模块和功能端口，所述功能模块包括数字功能模块和模拟功能模块，所述功能端口与所述数字功能模块和模拟功能模块对应；所述第二连接模块包括与所述功能端口对应的第二接口；所述底板包括第三电源、第三连接模块、第四连接模块、MCU、数字矩阵电路、模拟功能测试电路、存储功能测试电路和存储器模块；所述第三连接模块与所述第一连接模块和所述第二连接模块分别可拆卸地配合连接；所述第四连接模块与测试所述芯片样品的模拟功能的外部测试设备连接；所述MCU内置有对仿真芯片和芯片样品的至少一部分功能测试进行控制的测试控制程序，所述MCU还与所述仿真芯片、所述芯片样品通信连接，以接收所述仿真芯片和芯片样品的至少一部分功能测试的测试结果；所述数字矩阵电路的一端连接到所述MCU，另一端可连接到所述第三连接模块，所述数字矩阵电路包括矩阵节点以及通过所述矩阵节点连接的电路支路，所述矩阵节点各自为一个模拟开关；
所述模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三连接模块；所述存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三连接模块。
[0006]可选地，所述第三连接模块包括多个第三接口，所述多个第三接口中的至少一部分接口与所述第一连接模块的第一接口和第二连接模块的第二接口对应，所述第三连接模块通过所述多个第三接口中的至少一部分接口与所述第一核心板的第一连接模块和第二核心板的第二连接模块分别可拆卸地配合连接，且所述第三连接模块中的所述多个第三接口可与多个不同性能规格的芯片样品所在的不同的第二核心板的所有第二接口相对应。
[0007]可选地，所述第三连接模块包括多个第三接口；所述数字矩阵电路的一端连接到所述MCU，另一端可连接到所述第三接口中的部分接口；所述模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三接口中的部分接口，所述模拟功能测试电路包括至少一条模拟功能测试子电路，在每条所述模拟功能测试子电路上设有第一开关；所述存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三接口中的部分接口，所述存储功能测试电路包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关。
[0008]可选地，所述数字矩阵电路的每个矩形节点最多可以连接四条电路支路，所述四条电路支路分别为位于所述矩形节点横向方向两侧的第一横向支路和第二横向支路，以及位于所述矩形节点纵向方向两侧的第一纵向支路和第二纵向支路；每个所述模拟开关包括第一控制端、第二控制端、第三控制端、第一使能开关、第二使能开关和第三使能开关，每一个所述使能开关均包括第一端口、第二端口和第三端口；所述第一控制端与所述第一使能开关连接，所述第二控制端与所述第二使能开关连接，所述第三控制端与所述第三使能开关连接；所述第一使能开关的第一端口连接所述模拟开关所在的矩形节点的第一横向支路，所述第一使能开关的第二端口连接所述模拟开关所在的矩形节点的第一纵向支路，所述第一使能开关的第三端口连接所述第二使能开关的第一端口；所述第二使能开关的第二端口连接常闭端，所述第二使能开关的第三端口连接所述第三使能开关的第一端口；所述第三使能开关的第二端口连接所述第二横向支路，所述第三使能开关的第三端口连接所述第二纵向支路；第一控制端通过控制高电平或者低电平输入使得所述第一使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路，第二控制端通过控制高电平或者低电平输入使得所述第二使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路，第三控制端通过控制高电平或者低电平输入使得所述第三使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路。
[0009]可选地，所述数字矩阵电路与所述第三接口中的部分接口连接的一端的具有多条用于实现所述连接的连接支线，每一条所述连接支线上设有第三开关。
[0010]可选地，所述第一开关和所述第二开关为排针，所述第三开关为排阻。
[0011]可选地，所述第一接口和第二接口为引脚，所述第三接口中的至少一部分为与所述引脚可拆卸连接配合的插口。
[0012]本专利技术还提供了一种芯片测试方法，利用如上所述的一种芯片测试系统进行，包
括如下步骤：S100，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接，进行基于FPGA的仿真芯片功能测试；S200，将所述第一核心板从所述底板上拆下，将所述第二核心板通过所第二连接模块的第二接口与所述底板的第三连接模块连接，进行芯片样品功能测试。
[0013]可选地，所述步骤S100具体包括：S110，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接；S120，将仿真芯片的数字功能模块功能配置程序烧录到所述仿真芯片中，并执行步骤S130和/或S140；S130，进行仿真芯片的非存储功能的数字功能模块功能测试；S140，进行仿真芯片的存储功能的数字功能模块功能测试。
[0014]可选地，所述步骤S130具体包括：S131，将仿真芯片的非存储功能的数字功能模块功能测试程序烧录到所述仿真芯片中；S132，接通所述第一核心板的所述第一电源，使得仿真芯片运行步骤S131中所述的测试程序；S133，根据预定的测试设计方案，将所述数字矩阵电路与所述第三连接模块连接；接通所述底板的所述第三电源，使得所述MCU根据内置的测试控制程序，控制所述数字矩阵电路内部各模拟开关的开关状态以得到不同的数字功能电路，利用所述不同的数字功能电路测试所述仿真芯片不同的非存储功能的数字功能模块功能；S134，仿真芯片将所述仿真芯片非存储功能的数字功能模块功能测试结果反馈给MCU；S135，所述MCU将所述仿真芯片非存储功能的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试系统，包括第一核心板、第二核心板和底板；所述第一核心板包括基于FPGA的仿真芯片、第一连接模块和第一电源；所述仿真芯片包括数字功能模块以及与所述仿真芯片的数字功能模块对应的数字功能端口；所述第一连接模块包括与所述数字功能端口对应的第一接口；所述第二核心板包括芯片样品、第二连接模块和第二电源；所述芯片样品包括多个功能模块和功能端口，所述功能模块包括数字功能模块和模拟功能模块，所述功能端口与所述数字功能模块和模拟功能模块对应；所述第二连接模块包括与所述功能端口对应的第二接口；其特征在于，所述底板包括第三电源、第三连接模块、第四连接模块、MCU、数字矩阵电路、模拟功能测试电路、存储功能测试电路和存储器模块；所述第三连接模块与所述第一连接模块和所述第二连接模块分别可拆卸地配合连接；所述第四连接模块与测试所述芯片样品的模拟功能的外部测试设备连接；所述MCU内置有对仿真芯片和芯片样品的至少一部分功能测试进行控制的测试控制程序，所述MCU还与所述仿真芯片、所述芯片样品通信连接，以接收所述仿真芯片和芯片样品的至少一部分功能测试的测试结果；所述数字矩阵电路的一端连接到所述MCU，另一端可连接到所述第三连接模块，所述数字矩阵电路包括矩阵节点以及通过所述矩阵节点连接的电路支路，所述矩阵节点各自为一个模拟开关；所述模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三连接模块；所述存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三连接模块。2.根据权利要求1所述的芯片测试系统，其特征在于，所述第三连接模块包括多个第三接口，所述多个第三接口中的至少一部分接口与所述第一连接模块的第一接口和第二连接模块的第二接口对应，所述第三连接模块通过所述多个第三接口中的至少一部分接口与所述第一核心板的第一连接模块和第二核心板的第二连接模块分别可拆卸地配合连接，且所述第三连接模块中的所述多个第三接口可与多个不同性能规格的芯片样品所在的不同的第二核心板的所有第二接口相对应。3.根据权利要求1或2所述的芯片测试系统，其特征在于，所述第三连接模块包括多个第三接口；所述数字矩阵电路的一端连接到所述MCU，另一端可连接到所述第三接口中的部分接口；所述模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三接口中的部分接口，所述模拟功能测试电路包括至少一条模拟功能测试子电路，在每条所述模拟功能测试子电路上设有第一开关；所述存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三接口中的部分接口，所述存储功能测试电路包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关。4.根据权利要求1
‑
3中任一项所述的芯片测试系统，其特征在于，所述数字矩阵电路的每个矩形节点最多可以连接四条电路支路，所述四条电路支路分别为位于所述矩形节点横向方向两侧的第一横向支路和第二横向支路，以及位于所述矩形节点纵向方向两侧的第一
纵向支路和第二纵向支路；每个所述模拟开关包括第一控制端、第二控制端、第三控制端、第一使能开关、第二使能开关和第三使能开关，每一个所述使能开关均包括第一端口、第二端口和第三端口；所述第一控制端与所述第一使能开关连接，所述第二控制端与所述第二使能开关连接，所述第三控制端与所述第三使能开关连接；所述第一使能开关的第一端口连接所述模拟开关所在的矩形节点的第一横向支路，所述第一使能开关的第二端口连接所述模拟开关所在的矩形节点的第一纵向支路，所述第一使能开关的第三端口连接所述第二使能开关的第一端口；所述第二使能开关的第二端口连接常闭端，所述第二使能开关的第三端口连接所述第三使能开关的第一端口；所述第三使能开关的第二端口连接所述第二横向支路，所述第三使能开关的第三端口连接所述第二纵向支路；第一控制端通过控制高电平或者低电平输入使得所述第一使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路，第二控制端通过控制高电平或者低电平输入使得所述第二使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路，第三控制端通过控制高电平或者低电平输入使得所述第三使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路。5.根据权利要求3所述的芯片测试系统，其特征在于，所述数字矩阵电路与所述第三接口中的部分接口连接的一端的具有多条用于实现所述连接的连接支线，每一条所述连接支线上设有第三开关。6.根据权利要求5所述的芯片测试系统，其特征在于，所述第一开关和所述第二开关为排针，所述第三开关为排阻。7.根据权利要求2所述的芯片测试系统，其特征在于，所述第一接口和第二接口为引脚，所述第三接口中的至少一部分为与所述引脚可拆卸连接配合的插口。8.一种芯片测试方法，其特征在于，利用权利要求1
‑
7中任一项所述的一种芯片测试系统进行，包括如下步骤：S100，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接，进行基于FPGA的仿真芯片功能测试；S200，将所述第一核心板从所述底板上拆下，将所述第二核心板通过所第二连接模块的第二接口与所述底板的第三连接模块连接，进行芯片样品功能测试。9.根据权利要求8所述的芯片测试方法，其特征在于，所述步骤S100具体包括：S110，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接；S120，将仿真芯片的数字功能模块功能配置程序烧...

【专利技术属性】
技术研发人员：连光，梁小江，苏攀，蒲莉娟，黄祯福，
申请(专利权)人：深圳市创成微电子有限公司，
类型：发明
国别省市：