使用具有中间穿透处理的混合激光刻划及等离子体蚀刻方法的晶片切割技术

描述切割半导体晶片的方法，各晶片具有多个集成电路。在实例中，切割具有多个集成电路的半导体晶片的方法包含于半导体晶片上方形成掩模，所述掩模包括覆盖并保护集成电路的层。以激光刻划工艺图案化掩模，以提供具有间隙的经图案化的掩模，从而暴露介于集成电路间的半导体晶片的区域。在图案化掩模之后进行穿透处理，穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。在进行穿透处理之后，穿过经图案化的掩模中的间隙等离子体蚀刻半导体晶片，以分割集成电路。以分割集成电路。以分割集成电路。

【技术实现步骤摘要】
【国外来华专利技术】使用具有中间穿透处理的混合激光刻划及等离子体蚀刻方法的晶片切割
[0001]相关申请的交叉引用
[0002]本申请案主张于2019年7月19日提交的美国非临时申请案第16/516,926号的优先权，该美国非临时申请案主张于2018年9月13日提交的美国临时申请案第62/730,827号的权益，在此通过引用将这些美国申请案的整体内容并入本文中。


[0003]本专利技术的实施方式关于半导体处理领域，且特别关于切割半导体晶片的方法，各晶片上具有多个集成电路。

技术介绍

[0004]在半导体晶片处理中，集成电路形成在由硅或其他半导体材料组成的晶片(亦称作基板)上。通常，各种半导体、导体或绝缘材料层用于形成集成电路。利用各种熟知工艺来掺杂、沉积及蚀刻这些材料，以形成集成电路。各晶片经处理而形成含有集成电路的大量个别区域，这些区域被称为裸片。
[0005]在集成电路形成工艺之后，“切割(dice)”晶片，以将各个裸片彼此分开供封装或以未封装形式用于较大电路内。两种主要晶片切割技术为刻划及锯切。采用刻划时，金刚石尖端划片沿着预成形的刻划线在晶片表面上移动。这些刻划线沿着裸片之间的空间延伸。这些空间一般称作“切割道(street)”。金刚石划片沿着切割道在晶片表面形成浅划痕。诸如利用辊施加压力后，晶片即沿着刻划线分开。晶片中的裂缝依循晶片基板的晶格结构而行。刻划可用于厚度约10密耳(千分之一英寸)或更薄的晶片。对较厚晶片而言，锯切是目前较佳的切割方法。
[0006]采用锯切时，每分钟高转速旋转的金刚石尖端锯子接触晶片表面并沿着切割道锯切晶片。晶片装设在支撑构件(例如延展于整个膜框的粘着膜)上，锯子反复用于垂直与水平切割道。采用刻划或锯切的一个问题在于会沿着裸片的断裂边缘形成碎片和凿孔。此外，会形成裂痕且裂痕会从裸片边缘传布到基板内，导致集成电路无效。剥落和破裂在刻划方面尤其严重，因为方形或矩形裸片只有一侧可在晶体结构的<110>方向上被刻划。因而，切开裸片的其他侧将产生锯齿状分离线。由于剥落和破裂，晶片上的裸片间需有额外间距，以免破坏集成电路，例如使碎片和裂痕与实际集成电路保持一距离。因应间距要求，标准尺寸的晶片上无法形成应有数量的裸片，以致浪费了可用于电路的晶片面积(real estate)。使用锯子加剧了半导体晶片上的面积浪费。锯刃厚度为约15微米。故为确保锯子切口周围的破裂和其他破坏不会损害集成电路，各裸片的电路往往需分开300至500微米。另外，切割后，需实质清洁各裸片，以移除锯切工艺产生的微粒和其他污染物。
[0007]亦已采用等离子体切割，但等离子体切割也有所限制。举例而言，阻碍等离子体切割实施的一个限制为成本。用于图案化光刻胶的标准光刻操作将致使实施成本过高。可能阻碍等离子体切割实施的另一限制为对沿着切割道切割时通常遇到的金属(例如铜)进行
等离子体处理会造成生产问题或产量限制。

技术实现思路

[0008]本专利技术的实施方式包括切割半导体晶片的方法，各晶片上具有多个集成电路。
[0009]在实施方式中，一种切割具有多个集成电路的半导体晶片的方法包含：于半导体晶片上方形成掩模，该掩模包括覆盖并保护集成电路的层。由激光刻划工艺图案化掩模，以提供具有间隙的经图案化的掩模，暴露介于集成电路间的半导体晶片的区域。在图案化掩模之后进行穿透处理，该穿透处理包含第一物理轰击(physical bombardment)操作、第二反复的各向同性及定向等离子体蚀刻(iterative isotropic and directional plasma etch)操作及第三定向穿透(directional breakthrough)操作。在进行穿透处理之后，穿过经图案化的掩模中的间隙等离子体蚀刻半导体晶片，以分割(singulate)集成电路。
[0010]在另一个实施方式中，一种用于切割具有多个集成电路的半导体晶片的系统包括工厂界面。激光刻划装置耦接工厂界面，并容纳激光器。第一等离子体蚀刻腔室耦接工厂界面，第一等离子体蚀刻腔室被配置为进行穿透处理，所述穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。第二等离子体蚀刻腔室耦接工厂界面，第二等离子体蚀刻腔室被配置为进行深硅等离子体蚀刻(deep silicon plasma etch)操作。
[0011]在另一个实施方式中，一种切割具有多个集成电路的半导体晶片的方法包含：于硅基板上方形成掩模层，所述掩模层覆盖并保护设置于硅基板上的集成电路。集成电路包括设置于低K材料层及铜层上方的二氧化硅层。所述方法亦包含：用激光刻划工艺图案化掩模层、二氧化硅层、低K材料层、铜层及一部分的硅基板，以暴露介于集成电路间的硅基板的区域。在进行激光刻划工艺之后，进行穿透处理，所述穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。在进行穿透处理之后，等离子体蚀刻硅基板穿过硅基板的暴露的区域，以分割集成电路。
附图说明
[0012]图1A绘示光刻掩模图案化工艺后的被遮蔽晶片的截面视图。
[0013]图1B绘示激光刻划掩模图案化工艺后的被遮蔽晶片的截面视图。
[0014]图2A
‑
2C绘示了代表激光刻划、穿透(BT)处理及深等离子体蚀刻的各种操作的截面视图，其中提供了常规处理与根据本揭示内容的实施方式的多重操作BT处理的比较。
[0015]图3绘示根据本专利技术的一实施方式的待切割半导体晶片的俯视平面图。
[0016]图4绘示根据本专利技术的一实施方式的待切割半导体晶片的俯视平面图，其中切割掩模形成于待切割半导体晶片上。
[0017]图5为流程图，其呈现根据本专利技术的实施方式的切割包括多个集成电路的半导体晶片的方法中的操作。
[0018]图6A绘示根据本专利技术的实施方式的在进行切割半导体晶片的方法期间的、对应于图5的流程图的操作502的、包括多个集成电路的半导体晶片的截面视图。
[0019]图6B绘示根据本专利技术的实施方式的在进行切割半导体晶片的方法期间的、对应于图5的流程图的操作504的、包括多个集成电路的半导体晶片的截面视图。
[0020]图6C绘示根据本专利技术的实施方式的在进行切割半导体晶片的方法期间的、对应于图5的流程图的操作508的、包括多个集成电路的半导体晶片的截面视图。
[0021]图7绘示根据本专利技术的实施方式，使用飞秒范围中的激光脉冲对照较长脉冲时间的效果。
[0022]图8绘示根据本专利技术的一实施方式的可用于半导体晶片或基板的切割道区域的材料堆叠的截面视图。
[0023]图9包括根据本专利技术的一实施方式的关于结晶硅(c
‑
Si)、铜(Cu)、结晶二氧化硅(c
‑
SiO2)和非晶二氧化硅(a
‑
SiO2)的作为光子能量的函数的吸收系数的作图。
[0024]图10为方程式，该方程式显示关于给定激本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种切割半导体晶片的方法，所述半导体晶片包含多个集成电路，所述方法包含：于所述半导体晶片上方形成掩模，所述掩模包含覆盖并保护所述集成电路的层；以激光刻划工艺图案化所述掩模，以提供具有间隙的经图案化的掩模，从而暴露介于所述集成电路间的所述半导体晶片的区域；在图案化所述掩模之后进行穿透处理，所述穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作；以及在进行所述穿透处理之后，穿过所述经图案化的掩模中的所述间隙等离子体蚀刻所述半导体晶片，以分割所述集成电路。2.如权利要求1所述的方法，其中所述穿透处理的所述第一物理轰击操作包含仅用Ar的物理轰击工艺，所述仅用Ar的物理轰击工艺以约200W的偏压功率在大于约1500W的源功率下进行达10秒与120秒之间的持续时间。3.如权利要求1所述的方法，其中所述穿透处理的所述第一物理轰击操作从所述间隙物理性地移除附着的残屑。4.如权利要求1所述的方法，其中所述穿透处理的所述第二反复的各向同性及定向等离子体蚀刻操作包含仅使用SF6气体的反复的各向同性及定向等离子体蚀刻工艺，其中使用约1000W的源功率及约200W的偏压功率进行定向蚀刻达0.4至1.5秒的范围内的持续时间，且其中使用约0W的偏压功率进行各向同性蚀刻部分达0.1至0.6秒的范围内的持续时间。5.如权利要求4所述的方法，其中所述各向同性及定向等离子体蚀刻工艺反复地交替，以提供循环蚀刻处理达5至60秒的范围内的总处理时间。6.如权利要求1所述的方法，其中所述穿透处理的所述第三定向穿透操作包含在约1500W的源功率及约200W的偏压下的Ar气体和SF6气体的组合，且进行达3至10秒的范围内的持续时间。7.如权利要求6所述的方法，其中SF6总量为总SF6/Ar体积的约20至40％。8.如权利要求1所述的方法，其中所述穿透处理的所述第一物理轰击操作包含仅用Ar的物理轰击工艺，所述仅用Ar的物理轰击工艺以约200W的偏压功率在大于约1500W的源功率下进行达10秒与120秒之间的持续时间；其中所述穿透处理的所述第二反复的各向同性及定向等离子体蚀刻操作包含仅使用SF6气体的反复的各向同性及定向等...

【专利技术属性】
技术研发人员：类维生，布拉德，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：