半导体封装制造技术

一种半导体封装，该半导体封装被配置为包括封装基板、设置在封装基板上的半导体芯片以及接合引线。封装基板包括设置在第一层中的第一列接合指状物以及设置在第二层中的第二列接合指状物。半导体芯片包括排列在第一列中的第一列芯片焊盘以及排列在与第一列相邻的第二列中的第二列芯片焊盘。第一列芯片焊盘分别通过第一接合引线连接到第一列接合指状物，并且第二列芯片焊盘分别通过第二接合引线连接到第二列接合指状物。到第二列接合指状物。到第二列接合指状物。

【技术实现步骤摘要】
半导体封装


[0001]本公开的实施方式涉及封装技术，更具体地，涉及包括以矩阵形式排列的芯片焊盘的半导体封装。

技术介绍

[0002]半导体封装可被配置为包括安装有半导体芯片的封装基板。封装基板可充当包括迹线(trace)的互连构件。封装基板可通过接合引线电连接到安装在封装基板上的半导体芯片。接合引线可将半导体芯片的芯片焊盘电连接到包括在封装基板中的迹线的接合指状物(bonding finger)。

技术实现思路

[0003]根据实施方式，一种半导体封装包括封装基板，该封装基板包括设置在第一层中的第一列接合指状物以及设置在第二层中的第二列接合指状物。该半导体封装还包括半导体芯片，该半导体芯片设置在封装基板上以包括排列在第一列中的第一列芯片焊盘以及排列在与第一列相邻的第二列中的第二列芯片焊盘。该半导体封装还包括：多条第一接合引线，其分别将第一列芯片焊盘连接到第一列接合指状物；以及多个第二接合指状物，其分别将第二列芯片焊盘连接到第二列接合指状物。第一列芯片焊盘包括依次排列在第一列中的第一信号焊盘、接地焊盘和第二信号焊盘。第二列芯片焊盘包括依次排列在第二列中的第一电源焊盘、第三信号焊盘和第二电源焊盘。第三信号焊盘和接地焊盘排列在同一行中以并排设置。
[0004]根据另一实施方式，一种半导体封装包括封装基板，该封装基板包括排列在第一层中的第一列接合指状物以及排列在第二层中的第二列接合指状物。第一半导体芯片设置在封装基板上以包括排列在第一列中的第一列芯片焊盘、排列在第二列中的第二列芯片焊盘、排列在位于第二列的与第一列相反的一侧的第三列中的第三列芯片焊盘、以及用于将第三列芯片焊盘连接到第一列芯片焊盘的公共互连线。第二半导体芯片设置在第一半导体芯片上以包括第一列芯片焊盘和第二列芯片焊盘。第一接合引线将第一列接合指状物连接到第一半导体芯片的第一列芯片焊盘。第二接合引线将第二列接合指状物连接到第一半导体芯片的第二列芯片焊盘。第三接合引线将第二半导体芯片的第一列芯片焊盘连接到第一半导体芯片的第三列芯片焊盘。第四接合引线将第二半导体芯片的第二列芯片焊盘连接到第一半导体芯片的第二列芯片焊盘。
附图说明
[0005]图1和图2分别是示出根据实施方式的半导体封装中所包括的封装基板的平面图和横截面图。
[0006]图3是示出根据实施方式的半导体封装中所包括的半导体芯片的芯片焊盘阵列的平面图。
[0007]图4、图5和图6是示出根据实施方式的半导体封装的平面图和横截面图。
[0008]图7是示出根据实施方式的半导体封装中设置的迹线的立体图。
[0009]图8是示出根据实施方式的半导体封装中设置的迹线的横截面图。
[0010]图9和图10是示出根据实施方式的半导体封装中所包括的半导体芯片中排列的芯片焊盘的平面图。
[0011]图11、图12和图13是示出根据实施方式的半导体封装的平面图和横截面图。
[0012]图14是示出采用包括根据实施方式的至少一个半导体封装的存储卡的电子系统的框图。
[0013]图15是示出包括根据实施方式的至少一个半导体封装的另一电子系统的框图。
具体实施方式
[0014]本文所使用的术语可对应于考虑其在所呈现的实施方式中的功能而选择的词语，术语的含义可被解释为根据实施方式所属领域的普通技术人员而不同。如果详细定义，则可根据定义来解释术语。除非另外定义，否则本文所使用的术语(包括技术术语和科学术语)具有实施方式所属领域的普通技术人员通常理解的相同含义。
[0015]将理解，尽管本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语限制。除非具体地指定，否则这些术语用于将一个元件与另一元件相区分，而非用于限定特定数量或顺序的元件。
[0016]还将理解，当元件或层被称为在另一元件或层“上”、“上方”、“下面”、“下方”或“外侧”时，该元件或层可与另一元件或层直接接触，或者可存在中间元件或层。用于描述元件或层之间的关系的其它词语应该以类似的方式解释(例如，“在...之间”与“直接在...之间”或者“相邻”与“直接相邻”之间)。
[0017]诸如“在...之下”、“在...下面”、“下”、“上面”、“上”、“顶部”、“底部”等的空间相对术语可用于描述元件和/或特征与另一元件和/或特征的关系(例如，如图中所示)。将理解，除了附图中所描绘的取向之外，空间相对术语旨在涵盖装置在使用和/或操作中的不同取向。例如，当附图中的装置翻转时，被描述为在其它元件或特征下面和/或之下的元件将被取向为在其它元件或特征上面。装置可按照其它方式取向(旋转90度或处于其它取向)并且相应地解释本文中所使用的空间相对描述符。
[0018]半导体封装可包括诸如半导体芯片或半导体管芯的电子器件。半导体芯片或半导体管芯可通过使用划片工艺将诸如晶圆的半导体基板分离成多片来获得。半导体芯片可对应于存储器芯片、逻辑芯片或专用集成电路(ASIC)芯片。存储器芯片可包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。半导体封装可用在诸如移动电话的通信系统、与生物技术或保健关联的电子系统或可穿戴电子系统中。半导体封装可适用于物联网(IoT)。
[0019]贯穿说明书，相同的标号表示相同的元件。即使标号未参照一幅图提及或描述，该标号也可参照另一幅图提及或描述。另外，即使标号未在一幅图中示出，其也可参照另一幅图提及或描述。
[0020]随着包括在半导体封装中的半导体芯片变得更加高度集成，芯片焊盘的尺寸和芯片焊盘之间的距离已减小。另外，随着芯片焊盘的尺寸和芯片焊盘之间的距离减小，与芯片焊盘对应的接合指状物的尺寸和接合指状物之间的距离也已减小。然而，由于用于形成接合指状物和迹线的工艺的限制，在缩小接合指状物方面可能存在一些限制。此外，随着接合指状物缩小，可能伴随有一些问题(例如，由于信号之间的干扰导致的信号延迟)要克服。当设计半导体封装时，可通过在半导体芯片上以矩阵形式设置芯片焊盘并在封装基板上以矩阵形式设置接合指状物以与芯片焊盘对应来解决这些问题。
[0021]图1和图2分别是示出根据实施方式的半导体封装中采用的封装基板100的平面图和横截面图。图2是沿着图1的线X-X
’
截取的横截面图。
[0022]参照图1和图2，封装基板100可被配置为提供包括安装在封装基板100上的半导体芯片的半导体封装。封装基板100可充当包括用于将半导体芯片电连接到另一电子器件的电路线结构的互连构件。封装基板100可以是印刷电路板(PCB)。
[0023]如图2所示，封装基板100可被配置为包括第一介电层110和形成在第一介电层110上的第二介电层120。第一介电层110和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，该半导体封装包括：封装基板，该封装基板包括设置在第一层中的第一列接合指状物以及设置在第二层中的第二列接合指状物；半导体芯片，该半导体芯片设置在所述封装基板上以包括排列在第一列中的第一列芯片焊盘以及排列在与所述第一列相邻的第二列中的第二列芯片焊盘；多条第一接合引线，多条所述第一接合引线分别将所述第一列芯片焊盘连接到所述第一列接合指状物；以及多个第二接合指状物，多个所述第二接合指状物分别将所述第二列芯片焊盘连接到所述第二列接合指状物，其中，所述第一列芯片焊盘包括依次排列在所述第一列中的第一信号焊盘、接地焊盘和第二信号焊盘，其中，所述第二列芯片焊盘包括依次排列在所述第二列中的第一电源焊盘、第三信号焊盘和第二电源焊盘，并且其中，所述第三信号焊盘和所述接地焊盘并排排列成一行。2.根据权利要求1所述的半导体封装，其中，所述第三信号焊盘比所述第一信号焊盘和所述第二信号焊盘更靠近所述接地焊盘。3.根据权利要求1所述的半导体封装，其中，所述第一信号焊盘、所述第三信号焊盘和所述第二信号焊盘沿着与所述第一列和所述第二列平行的方向以锯齿形方式排列。4.根据权利要求1所述的半导体封装，其中，所述第一列芯片焊盘位于所述半导体芯片的边缘与所述第二列芯片焊盘之间；并且其中，所述第一列接合指状物位于所述半导体芯片的所述边缘与所述第二列接合指状物之间。5.根据权利要求4所述的半导体封装，其中，所述第一接合引线比所述第二接合引线短。6.根据权利要求1所述的半导体封装，其中，所述第一列接合指状物包括依次排列的第一信号接合指状物、接地接合指状物和第二信号接合指状物；其中，所述第二列接合指状物包括依次排列的第一电源接合指状物、第三信号接合指状物和第二电源接合指状物；并且其中，所述第三信号接合指状物和所述接地接合指状物并排排列成一行。7.根据权利要求6所述的半导体封装，其中，所述第三信号接合指状物比所述第一信号接合指状物和所述第二信号接合指状物更靠近所述接地接合指状物。8.根据权利要求6所述的半导体封装，该半导体封装还包括：第三信号迹线，该第三信号迹线从所述第三信号接合指状物延伸；第一电源迹线，该第一电源迹线从所述第一电源接合指状物延伸；第二电源迹线，该第二电源迹线从所述第二电源接合指状物延伸；以及接地迹线，该接地迹线从所述接地接合指状物延伸并在垂直方向上与所述第三信号迹线部分地交叠，
其中，所述第三信号迹线在所述第二层中位于所述第一电源迹线和所述第二电源迹线之间，以通过所述第一电源迹线和所述第二电源迹线被电磁屏蔽，并且其中，所述第三信号迹线在所述垂直方向上通过所述接地迹线被电磁屏蔽。9.根据权利要求1所述的半导体封装，该半导体封装还包括：从所述第一列接合指状物中的相应一个延伸的第一层迹线；以及从所述第二列接合指状物中的相应一个延伸的第二层迹线，其中，所述第一层迹线被设置为分别与所述第二层迹线垂直交叠。10.根据权利要求1所述的半导体封装，其中，所述半导体芯片层叠在所述封装基板的顶表面上；其中，所述第一层位于所述第二层与所述封装基板的所述顶表面之间；并且其中，所述第一列接合指状物和所述第二列接合指状物位于不同的水平处。11.一种半导体封装，该半导体封装包括：封装基板，该封装基板包括排列在第一层中的第一列接合指状物以及排列在第二层中的第二列接合指状物；第一半导体芯片，该第一半导体芯片设置在所述封装基板上以包括排列在第一列中的第一列芯片焊盘、排列在第二列中的第二列芯片焊盘、排列在位于所述第二列的与所述第一列相反的一侧处的第三列中的第三列芯片焊盘、以及用于将所述第三列芯片焊盘连接到所述第一列芯片焊盘的公共互连线；第二半导体芯片，该第二半导体芯片设置在所述第一半导体芯片上以包括第一列芯片焊盘和第二列芯片焊盘；第一接合引线，所述第一接合引线将所述第一列接合指状物连接到所述第一半导体芯片的所述第一列芯片焊盘；第二接合引线...

【专利技术属性】
技术研发人员：郑源德，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：