一种异步微流水线控制器制造技术

本发明专利技术公开了一种异步微流水线控制器，包括：反向器、异或门，触发器FF和数据锁存器；反向器的输入端连接触发器的输出端；异或门的输入端输入Fill信号和Drain信号，异或门的输入端包括第一输入端和第二输入端，第一输入端输入Drain信号，第二输入端输入Fill信号；异或门的输出端连接触发器的时钟输入端；触发器的数据输入端连接触发器的数据反向输出端，触发器的数据输出端连接反向器的输入端和下一级流水线；数据锁存器的输入端用于输入上一级流水线的输出数据，数据锁存器的输出端连接下一级流水线内组合逻辑模块的输入端；数据锁存器的脉冲输入端连接异或门输入Fill信号的输入端。本发明专利技术简化了流水线控制电路的整体结构，减少数据锁存器控制信号的翻转。数据锁存器控制信号的翻转。数据锁存器控制信号的翻转。

【技术实现步骤摘要】
一种异步微流水线控制器


[0001]本专利技术涉及异步微流水线领域，特别是涉及一种异步微流水线控制器。

技术介绍

[0002]异步微流水线包括多级控制器，每级控制器为一个Click单元，每级控制器间一般通过握手信号实现对数据通路的控制，Click单元用于控制流水线的数据通路。但是已有的Click单元的电路结构略复杂，且已有的Click单元中的数据通路寄存器是由四项信号控制，从而增加了数据通路寄存器控制信号的翻转次数，使数据传输的速度慢，数据传输的效率低。

技术实现思路

[0003]本专利技术的目的是提供一种异步微流水线控制器，以解决目前已有的Click单元数据传输的速度慢，数据传输的效率低的问题。
[0004]为实现上述目的，本专利技术提供了如下方案：本专利技术涉及一种异步微流水线控制器，所述异步微流水线控制器包括：反向器INV、异或门XOR，触发器FF和数据锁存器latch；所述反向器INV的输入端连接所述触发器FF的输出端；所述异或门XOR的输入端输入Fill信号和Drain信号，所述异或门XOR的输入端包括第一输入端和第二输入端，所述第一输入端输入所述Drain信号，所述第二输入端输入所述Fill信号；所述异或门XOR的输出端连接所述触发器FF的时钟输入端；所述触发器FF的数据输入端连接所述触发器FF的数据反向输出端，所述触发器FF的数据输出端Q连接所述反向器INV的输入端和下一级流水线；所述数据锁存器latch的输入端用于输入上一级流水线的输出数据，所述数据锁存器latch的输出端连接下一级流水线内组合逻辑模块的输入端；所述数据锁存器latch的脉冲输入端连接所述异或门XOR输入所述Fill信号的输入端；所述Fill信号和所述Drain信号通过所述异或门XOR产生时钟信号，并将所述时钟信号输入到所述触发器FF，触发所述触发器FF输出FULL信号，所述触发器FF的FULL信号输入至所述反向器INV和所述下一级流水线；所述Fill信号还输入到所述数据锁存器latch；所述的异步微流水线控制器利用所述Fill信号以及所述上一级流水线的输出数据控制所述数据锁存器latch的翻转次数。
[0005]可选的，所述触发器FF的数据输出端Q输出Full信号。
[0006]可选的，所述Full信号经过所述反向器INV进行反向后，输出Empty信号。
[0007]可选的，所述Empty信号输入到所述上一级流水线，作为所述上一级流水线的应答信号。
[0008]可选的，所述Full信号作为所述下一级流水线的请求信号。
[0009]可选的，所述触发器FF的复位端口为0时，所述触发器FF复位，所述触发器FF的数据输出端Q输出0。
[0010]可选的，所述触发器FF的测试端口用于测试所述触发器FF的当前工作状态；所述当前工作状态包括正常工作状态以及异常工作状态。
[0011]可选的，所述Fill信号输入所述异或门XOR的时间早于所述Drain信号输入所述异或门XOR的时间。
[0012]根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：本专利技术公开了一种异步微流水线控制器，异步微流水线控制器中的数据锁存器是由两项信号控制，减少了数据锁存器控制信号的翻转次数，从而提高了数据传输的速度，提高了数据通路中的数据传输效率。
附图说明
[0013]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为本专利技术一种异步微流水线控制器的原理图。
[0015]符号说明：反向器
‑
INV；异或门
‑
XOR；触发器
‑
FF；数据锁存器
‑
latch；数据输出端
‑
Q；数据反向输出端
‑
；数据输入端
‑
D；复位端口
‑
CLR；测试端口
‑
SET；上一级流水线的输出数据
‑
Date out；数据锁存器latch的输出数据
‑
Date in。
具体实施方式
[0016]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0017]本专利技术的目的是提供一种异步微流水线控制器，以解决目前已有的Click单元数据传输的速度慢，数据传输的效率低的问题。
[0018]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0019]图1为本专利技术一种异步微流水线控制器的原理图，如图1所示，所述异步微流水线控制器包括：反向器INV、异或门XOR，触发器FF和数据锁存器latch。
[0020]所述反向器INV的输入端连接所述触发器FF的输出端。
[0021]所述异或门XOR的输入端输入Fill信号和Drain信号，所述异或门XOR的输入端包括第一输入端和第二输入端，所述第一输入端输入所述Drain信号，所述第二输入端输入所述Fill信号；所述异或门XOR的输出端连接所述触发器FF的时钟输入端。
[0022]所述触发器FF的数据输入端连接所述触发器FF的数据反向输出端，所述触发器FF的数据输出端Q连接所述反向器INV的输入端和下一级流水线。
[0023]所述数据锁存器latch的输入端用于输入上一级流水线的输出数据Date out，所述数据锁存器latch的输出数据Date in输入到下一级流水线内组合逻辑模块的输入端；所
述数据锁存器latch的脉冲输入端连接所述异或门XOR的第二输入端；Fill信号和Drain信号通过异或门XOR产生时钟信号，并将所述时钟信号输入到所述触发器FF，触发所述触发器FF输出FULL信号，所述触发器FF的FULL信号输入至所述反向器INV和所述下一级流水线；所述Fill信号还输入到所述数据锁存器latch；利用所述Fill信号以及所述上一级流水线的输出数据控制所述数据锁存器latch的翻转次数。
[0024]作为一种可选的实施方式，所述触发器FF的数据输出端Q输出Full信号。
[0025]作为一种可选的实施方式，所述Full信号经过所述反向器INV进行反向后，输出Empty信号。
[0026]作为一种可选的实施方式，所述Empty信号输入到所述上一级流水线，作为所述上一级流水线的应答信号。
[0027]作为一种可选的实施方式，所述Full信号作为所述下一级流水线的请求信号。
[0028]作为一种可选的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异步微流水线控制器，其特征在于，所述异步微流水线控制器包括：反向器INV、异或门XOR，触发器FF和数据锁存器latch；所述反向器INV的输入端连接所述触发器FF的输出端；所述异或门XOR的输入端输入Fill信号和Drain信号，所述异或门XOR的输入端包括第一输入端和第二输入端，所述第一输入端输入所述Drain信号，所述第二输入端输入所述Fill信号；所述异或门XOR的输出端连接所述触发器FF的时钟输入端；所述触发器FF的数据输入端连接所述触发器FF的数据反向输出端，所述触发器FF的数据输出端Q连接所述反向器INV的输入端和下一级流水线；所述数据锁存器latch的输入端用于输入上一级流水线的输出数据，所述数据锁存器latch的输出端连接下一级流水线内组合逻辑模块的输入端；所述数据锁存器latch的脉冲输入端连接所述异或门XOR输入所述Fill信号的输入端；所述Fill信号和所述Drain信号通过所述异或门XOR产生时钟信号，并将所述时钟信号输入到所述触发器FF，触发所述触发器FF输出FULL信号，所述触发器FF的FULL信号输入至所述反向器INV和所述下一级流水线；所述Fill信号还输入到所述数据锁存器latch；所...

【专利技术属性】
技术研发人员：袁甲，胡晓宇，凌康，于增辉，
申请(专利权)人：北京中科芯蕊科技有限公司，
类型：发明
国别省市：