像素驱动电路制造技术

像素驱动电路包含发光二极管、第一晶体管、第二晶体管、第一电容、第二电容、第三晶体管、第四晶体管、第五晶体管以及光敏开关。于补偿期间，第二晶体管提供第一驱动电流给发光二极管，使发光二极管发光以照射光敏开关，光敏开关用以产生对应于发光二极管的照射的光电流，并且通过光电流调整第二晶体管的栅极端的电压电平，以调整第二晶体管于之后的发光期间提供予发光二极管的第二驱动电流。提供予发光二极管的第二驱动电流。提供予发光二极管的第二驱动电流。

【技术实现步骤摘要】
像素驱动电路


[0001]本公开涉及一种像素驱动电路，特别涉及一种电压补偿的像素驱动电路。

技术介绍

[0002]在显示面板中，常常会因为发光二极管元件电性或是光学性质变异、薄膜晶体管电性变异、电路电压衰退(IR
‑
drop)、晶体管在转印时产生的缺陷以及像素寄生电容或其他寄生元件的影响而导致显示画面的亮度不均。有鉴于此，如何提供亮度均匀的显示像素面为业界待解的问题。

技术实现思路

[0003]本公开文件提供一种像素驱动电路。像素驱动电路包含一发光二极管、一第一晶体管、一第二晶体管、一第一电容、一第二电容、一第三晶体管、一第四晶体管、一第五晶体管以及一光敏开关。第二晶体管用以供电使该发光二极管发光，其中该第一晶体管、该第二晶体管以及该发光二极管电性串连且电性耦接于一第一系统电压端以及以一第二系统电压端之间；第一电容，其第一端电性耦接该第二晶体管的栅极端；第二电容，其第一端电性耦接该第一电容的第二端，其第二端电性耦接该第二系统电压端；第三晶体管，其第一端用以接收一数据信号，其第二端电性耦接该第一电容的第二端；第四晶体管，其第一端电性耦接一参考电压端，其第二端电性耦接该第二晶体管的栅极端；第五晶体管，其第一端电性耦接该第四晶体管的第二端，其栅极端电性耦接该参考电压端；光敏开关，其第一端电性耦接该第五晶体管的第二端，其第二端电性耦接该第一电容的第二端。
[0004]本公开文件提供另一种像素驱动电路。像素驱动电路包含一发光二极管、一第一晶体管、一第二晶体管、一第三晶体管、一电容、一第四晶体管、一第五晶体管以及一光敏开关。发光二极管，其第一端电性耦接一第一系统电压端；第一晶体管，其第一端电性耦接该发光二极管的第二端；第二晶体管，其第一端电性耦接该第一晶体管的第二端，其第二端电性耦接一第二系统电压端，该第二晶体管用以供电使该发光二极管；第三晶体管，其第一端用以接收一数据信号；电容，其第一端电性耦接该第三晶体管的第二端，其第二端电性耦接该第二晶体管的栅极端；第四晶体管，其第一端电性耦接于该电容的第二端。其中该第五晶体管以及该光敏开关串联并且该第五晶体管以及该光敏开关中的一者电性耦接该电容的第一端。
[0005]综上所述，本公开的像素驱动电路像素驱动电路通过光敏开关感测发光二极管的发光亮度以调整于发光期间提供给发光二极管的驱动电流的大小，以改善显示画面的亮度不均。
附图说明
[0006]为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：
[0007]图1为本公开一实施例的像素驱动电路的电路架构图。
[0008]图2为依据一实施例，图1中的像素驱动电路的控制信号及数据信号时序图。
[0009]图3A为图1中的像素驱动电路在重置期间中的电路状态图。
[0010]图3B为图1中的像素驱动电路在补偿期间中的电路状态图。
[0011]图3C为图1中的像素驱动电路在写入期间中的电路状态图。
[0012]图3D为图1中的像素驱动电路在发光期间中的电路状态图。
[0013]图4为本公开一实施例的像素驱动电路的电路架构图。
[0014]图5为本公开一实施例的像素驱动电路的电路架构图。
[0015]图6A为依据一实施例，图5中的像素驱动电路在重置期间以及补偿期间的控制信号及数据信号时序图。
[0016]图6B为依据一实施例，图5中的像素驱动电路于写入期间以及发光期间的控制信号及数据信号时序图。
[0017]图7A为图5中的像素驱动电路在重置期间中的电路状态图。
[0018]图7B为图5中的像素驱动电路在补偿期间中的电路状态图。
[0019]图7C为图5中的像素驱动电路在写入期间中的电路状态图。
[0020]图7D为图5中的像素驱动电路在发光期间中的电路状态图。
[0021]图8为本公开一实施例的像素驱动电路的电路架构图。
[0022]图9为本公开一实施例的像素驱动电路的电路架构图。
[0023]图10为本公开一实施例的像素驱动电路的电路架构图。
[0024]附图标记说明：
[0025]为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：
[0026]100,200,300,400,500,600：像素驱动电路
[0027]L1：发光二极管
[0028]S1：光敏开关
[0029]C1：第一电容
[0030]C2：第二电容
[0031]T1：第一晶体管
[0032]T2：第二晶体管
[0033]T3：第三晶体管
[0034]T4：第四晶体管
[0035]T5：第五晶体管
[0036]VDD：第一系统电压端
[0037]VSS：第二系统电压端
[0038]VREF：参考电压端
[0039]VDATA：数据信号
[0040]EM：第一控制信号
[0041]SN：第二控制信号
[0042]RT：第三控制信号
[0043]N1,N2：节点
具体实施方式
[0044]下列是举实施例配合所附图示做详细说明，但所提供的实施例并非用以限制本公开所涵盖的范围，而结构运行的描述非用以限制其执行顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开所涵盖的范围。另外，图示仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的符号标示来说明。
[0045]在全篇说明书与权利要求所使用的用词(terms)，除有特别注明除外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。
[0046]此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
[0047]于本文中，当一元件被称为“耦接”或“耦接”时，可指“电性耦接”或“电性耦接”。“耦接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、
…
等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。
[0048]请参阅图1，图1为本公开一实施例的像素驱动电路100的电路架构图。如图1所示，像素驱动电路100包含第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、光敏开关S1、第一电容C1、第二电容C2以及发光二极管L1。
[0049]在本公开的实施例中，光敏开关S1是以晶体管为例。然而，光敏开关S1也可以是选自光电二极管、薄膜晶体管或者是其他光感测元件。因此，本公开文件不以此为限。
[0050]在一些实施例中，晶体管T1～T5是选自对光敏感度较高的薄膜晶体管，可利用遮本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素驱动电路，包含：一发光二极管；一第一晶体管；一第二晶体管，其中该第一晶体管、该第二晶体管以及该发光二极管电性串连且电性耦接于一第一系统电压端以及以一第二系统电压端之间；一第一电容，其第一端电性耦接该第二晶体管的栅极端；一第二电容，其第一端电性耦接该第一电容的第二端，其第二端电性耦接该第二系统电压端；一第三晶体管，其第一端用以接收一数据信号，其第二端电性耦接该第一电容的第二端；一第四晶体管，其第一端电性耦接一参考电压端，其第二端电性耦接该第二晶体管的栅极端；一第五晶体管，其第一端电性耦接该第四晶体管的第二端，其栅极端电性耦接该参考电压端；以及一光敏开关，其第一端电性耦接该第五晶体管的第二端，其第二端电性耦接该第一电容的第二端。2.如权利要求1所述的像素驱动电路，其中于一补偿期间该第二晶体管提供一第一驱动电流使该发光二极管照射该光敏开关，该光敏开关用以产生对应于该发光二极管的照射的一光电流，其中通过该光电流调整该第二晶体管的栅极端的电压电平，进而调整该第二晶体管在一发光期间提供给该发光二极管的一第二驱动电流。3.如权利要求1所述的像素驱动电路，其中该第一晶体管的第一端电性耦接该第一系统电压端，该第一晶体管的第二端电性耦接该第二晶体管的第一端，该第二晶体管的第二端电性耦接该发光二极管的第一端，该发光二极管的第二端电性耦接该第二系统电压端。4.如权利要求1所述的像素驱动电路，其中该发光二极管的第一端电性耦接该第一系统电压端，该发光二极管的第二端电性耦接该第二晶体管的第一端，该第二晶体管的第二端电性耦接该第一晶体管的第一端，该第一晶体管的第二端电性耦接该第二系统电压端。5.如权利要求1所述的像素驱动电路，其中：该第一晶体管的栅极端用以接收一第一控制信号；该第三晶体管的栅极端用以接收一第二控制信号；该第四晶体管的栅极端用以接收一第三控制信号；该像素驱动电路是按序操作于一重置期间、一补偿期间、一写入期间及一发光期间；于该重置期间内，该第一控制信号具有一第一逻辑电平，该第二控制信号以及该第三控制信号具有一第二逻辑电平；于该补偿期间内，该第三控制信号具有该第一逻辑电平，该第一控制信号以及该第二控制信号具有该第二逻辑电平；于该写入期间内，该第一控制信号以及该第三控制信号具有该第一逻辑电平，该第二控制信号具有该第二逻辑电平；以及于该发光期间内，该第二控制信号以及该第三控制信号具有该第一逻辑电平，该第一控制信号具有该第二逻辑电平。
6.如权利要求1所述的像素驱动电路，其中该像素驱动电路是按序操作于一重置期间、一补偿期间、一写入期间及一发光期间，其中：于该重置期间内，该第三晶体管、该第四晶体管以及该第五晶体管导通，该第一晶体管关闭；于该补偿期间内，该第一晶体管、该第三晶体管以及该第五晶体管导通，该第四晶体管关闭；于该写入期间内，该第三晶体管导通，该第一晶体管、该第四晶体管以及该第五晶体管关闭；以及于该发光期间内，该第一晶体管导通，该第三晶体管、该第四晶体管以及该第五晶体管关闭。7.如权利要求1所述的像素驱动电路，还包含一遮光层，用以遮盖该第一、该第二、该第三、该...

【专利技术属性】
技术研发人员：王贤军，王雅榕，张哲嘉，张竞文，范振峰，张琬珩，苏松宇，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：