具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法技术

本发明专利技术公开了一种具有低门槛电压的SiC绝缘栅双极晶体管，包括第一外延层，第一外延层之下依次设置有第二、第三、第四外延层；第四外延层的凸台之间设置有集电区；第四外延层及集电区下表面共同设置有集电极PAD；第一外延层上部的平台周围套装有阱区，该阱区上套装有源区，阱区和源区周围设置有重掺杂区；第一外延层、阱区以及源区部分上表面共同设置有栅氧化层；栅氧化层上表面覆盖有多晶硅栅；多晶硅栅及栅氧化层共同覆盖有场氧；重掺杂区、源区部分、场氧上表面及侧壁共同覆盖有发射极PAD。本发明专利技术还公开了该具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。本发明专利技术的器件，降低了SiC IGBT的门槛电压。IGBT的门槛电压。IGBT的门槛电压。

【技术实现步骤摘要】
具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法


[0001]本专利技术属于宽禁带半导体器件
，涉及一种具有低门槛电压的SiC绝缘栅双极晶体管，本专利技术还涉及该种具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。

技术介绍

[0002]碳化硅(SiC)材料具有禁带宽度大、热导率高、临界雪崩击穿电场强度高、饱和载流子漂移速度大及热稳定性好等优点，是制造电力半导体器件的理想材料。绝缘栅双极晶体管(IGBT)兼具了绝缘栅场效应晶体管(MOSFET)开关速度快以及双极晶体管(BJT)通态电阻低的优点，成为最出色的一种功率半导体器件。而将理想电力半导体器件制造材料SiC用于制造最出色的功率半导体器件IGBT时，由于SiC pn结正向导通门槛电压高，SiC IGBT出现了门槛电压高的问题。过高的门槛电压削弱了SiC IGBT与硅(Si)IGBT、SiC MOSFET等之间的竞争优势，严重影响了SiC IGBT的广泛应用。
[0003]因此，有必要提供一种高性能、高可行性的技术方案，用于解决SiC IGBT门槛电压高的问题。

技术实现思路

[0004]本专利技术的目的是提供一种具有低门槛电压的SiC绝缘栅双极晶体管，解决了现有技术中的SiC IGBT存在门槛电压高的问题。
[0005]本专利技术的另一目的是提供该种具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。
[0006]本专利技术所采用的技术方案是，一种具有低门槛电压的SiC绝缘栅双极晶体管，包括第一外延层，第一外延层之下设置有第二外延层，第二外延层之下设置有第三外延层，第三外延层之下设置有第四外延层，第四外延层包括多个尺寸相同的凸台；第四外延层的凸台之间设置有集电区，集电区与第三外延层下表面、第四外延层侧壁及第四外延层部分下表面接触；第四外延层下表面以及集电区下表面共同设置有集电极PAD；
[0007]在第一外延层上部中心设置有凸起的平台，该平台周围套装有阱区，该阱区上套装有源区，阱区和源区周围设置有重掺杂区；阱区与第一外延层上表面及平台侧壁接触；源区与阱区上表面及阱区随平台突起的侧壁接触；源区与阱区的外侧面同时与重掺杂区接触；第一外延层平台上表面、阱区突起的上表面以及源区部分上表面共同设置有栅氧化层；栅氧化层上表面覆盖有多晶硅栅；多晶硅栅上表面及侧壁以及栅氧化层侧壁共同覆盖有场氧；重掺杂区上表面、源区部分上表面、场氧上表面及侧壁共同覆盖有发射极PAD。
[0008]本专利技术所采用的另一技术方案是，上述的具有低门槛电压的SiC绝缘栅双极晶体管的制造方法，按照以下步骤实施：
[0009]步骤1：采用化学气相淀积的方法，在SiC材料的衬底一个表面上依次生长第一外延层、第二外延层、第三外延层、第四外延层；
[0010]步骤2：采用化学机械抛光的方式，将衬底去除，保留第一外延层、第二外延层、第
三外延层、第四外延层；
[0011]步骤3：在第四外延层上淀积掩蔽膜，通过光刻技术获得图形化表面，在图形化表面上进行干法刻蚀，形成第四外延层的多个凸台，各凸台的间距为5.0μm，各凸台的高度为2.0μm；
[0012]步骤4：采用PVD技术，结合光刻与刻蚀的方法，在第四外延层凸台之间淀积p型NiO的集电区，使得集电区覆盖第三外延层上表面、第四外延层的凸台侧壁以及第四外延层凸台上表面边缘0.3μm区域；
[0013]步骤5：将步骤4制得的结构件整体翻转，使第一外延层下表面翻转为上表面，在第一外延层上淀积掩蔽膜，通过光刻技术获得图形化表面，通过离子注入的方法在第一外延层中形成阱区、源区以及重掺杂区，离子注入的温度为450℃；
[0014]步骤6：去除光刻掩膜，进行高温退火，高温退火温度为1700℃，退火气氛为Ar气氛围，退火时间为10min；
[0015]步骤7：通过高温氧化结合氮、磷钝化的方法在器件上表面生长栅氧化层，生长温度为1250℃，栅氧化层的厚度为50nm；
[0016]步骤8：通过CVD的方法在栅氧化层上表面生长多晶硅栅，多晶硅栅的厚度为500nm；
[0017]步骤9：通过光刻结合刻蚀的方法对多晶硅栅与栅氧化层进行刻蚀，使重掺杂区上表面以及源区上表面内侧裸露；
[0018]步骤10：通过CVD的方法在多晶硅栅上表面、多晶硅栅侧壁、栅氧化层侧壁、重掺杂区上表面以及裸露的源区上表面共同淀积场氧，场氧的厚度为0.5μm；
[0019]步骤11：通过光刻结合刻蚀的方法对场氧进行图形化处理，使重掺杂区上表面、源区上表面内侧裸露；
[0020]步骤12：在底部集电区下表面以及裸露的第四外延层下表面淀积200nm的Ni形成集电极欧姆电极；然后，在重掺杂区上表面以及裸露的源区上表面淀积50nm的Ti、150nm的Ni形成发射极欧姆电极，在氮气保护下快速热退火，退火温度为1000℃，退火时间为5分钟；
[0021]步骤13：通过光刻结合刻蚀的方法对场氧进行图形化处理，使多晶硅栅部分上表面裸露；
[0022]步骤14：在集电极欧姆电极上淀积Ti、Ag加厚形成集电极PAD；在发射极欧姆电极上淀积Ti、Al加厚形成发射极PAD；在裸露的多晶硅栅表面淀积Ti、Al形成栅极PAD；
[0023]步骤15：使用二氧化硅与聚酰亚胺中覆盖器件上表面、发射极PAD的边缘、栅极PAD的边缘，完成制备。
[0024]本专利技术的有益效果是，通过电流扩展层的设置，有效降低了SiC IGBT阱区之间区域的串联电阻，增强了阱区下方电流扩展角度，降低了SiC IGBT的通态电阻；通过电流通道层的设置，提供了集电极侧pn结开通前的SiC IGBT正向电流路径，降低了SiC IGBT的正向开启门槛电压；p型NiO的设置，降低了SiC IGBT集电极侧pn结的正向开通门槛电压，即降低了SiC IGBT的正向开启门槛电压；p型NiO的设置，提高了SiC IGBT集电极侧pn结的空穴注入效率，增加了导通状态下SiC IGBT漂移区的载流子浓度，有效降低SiC IGBT的通态电阻；p型NiO或SiC覆盖电流通道层表面边缘的设置，增加了SiC IGBT集电极侧pn结的绝对结面积，扩大了关断过程中剩余载流子的抽取通道，优化了SiC IGBT的关断速度。综上，本专利技术
具有低门槛电压的SiC绝缘栅双极晶体管，降低了SiC IGBT的正向导通门槛电压，改善了SiC IGBT通态功耗较高的问题，为SiC IGBT更广泛的应用提供了可行的技术方案。
附图说明
[0025]图1本专利技术元胞结构的实施例示意图；
[0026]图2本专利技术用于制造SiC绝缘栅双极晶体管的n型4H
‑
SiC衬底结构示意图；
[0027]图3是本专利技术方法实施例1的步骤1完成后的器件结构示意图；
[0028]图4是本专利技术方法实施例1的步骤2完成后的器件结构示意图；
[0029]图5是本专利技术方法实施例1的步骤3完成后的器件结构示意图；
[0030]图6是本专利技术方法实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：包括第一外延层(1)，第一外延层(1)之下设置有第二外延层(2)，第二外延层(2)之下设置有第三外延层(3)，第三外延层(3)之下设置有第四外延层(4)，第四外延层(4)包括多个尺寸相同的凸台；第四外延层(4)的凸台之间设置有集电区(5)，集电区(5)与第三外延层(3)下表面、第四外延层(4)侧壁及第四外延层(4)部分下表面接触；第四外延层(4)下表面以及集电区(5)下表面共同设置有集电极PAD(13)；在第一外延层(1)上部中心设置有凸起的平台，该平台周围套装有阱区(6)，该阱区(6)上套装有源区(7)，阱区(6)和源区(7)周围设置有重掺杂区(8)；阱区(6)与第一外延层(1)上表面及平台侧壁接触；源区(7)与阱区(6)上表面及阱区(6)随平台突起的侧壁接触；源区(7)与阱区(6)的外侧面同时与重掺杂区(8)接触；第一外延层(1)平台上表面、阱区(6)突起的上表面以及源区(7)部分上表面共同设置有栅氧化层(9)；栅氧化层(9)上表面覆盖有多晶硅栅(10)；多晶硅栅(10)上表面及侧壁以及栅氧化层(9)侧壁共同覆盖有场氧(11)；重掺杂区(8)上表面、源区(7)部分上表面、场氧(11)上表面及侧壁共同覆盖有发射极PAD(12)。2.根据权利要求1所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的第一外延层(1)的材料为n型4H
‑
SiC，厚度为5.0μm，杂质浓度为1.0
×
10
15
cm
‑3；第二外延层(2)的材料为n型4H
‑
SiC，厚度为155.0μm，杂质浓度为2.0
×
10
14
cm
‑3；第三外延层(3)的材料为n型4H
‑
SiC，厚度为2.0μm，杂质浓度为5.0
×
10
16
cm
‑3；第四外延层(4)的材料为n型4H
‑
SiC，厚度为2.0μm，杂质浓度为2.0
×
10
14
cm
‑3；集电区(5)的材料为p型NiO，厚度为2.2μm，杂质浓度为2.0
×
10
18
cm
‑3。3.根据权利要求1所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的凸台宽0.5μm，每个凸台的侧壁为平面，各凸台呈条形、环形、渐开线性、圆形、正四边形、正六边形或正八边形中的一种或多种的组合。4.根据权利要求1所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的阱区(6)的材料为p型4H
‑
SiC，阱区(6)的结深为0.8μm，杂质浓度为5.0
×
10
17
cm
‑3；源区(7)的材料为n型4H
‑
SiC，结深为0.3μm，杂质浓度为1.0
×
10
18
cm
‑3；重掺杂区(8)的材料为p型4H
‑
SiC，结深为0.8μm，杂质浓度为5.0
×
10
18
cm
‑3；栅氧化层(9)的材料为SiO2，厚度为50nm；多晶硅栅(10)的材料为多晶硅，厚度为500nm；场氧(11)的材料为SiO2，厚度为500nm；集电极PAD(13)的材料为Ni、Ti、Ag的组合，厚度为200nm；发射极PAD(12)的材料为Ni、Ti、Al的组合。5.根据权利要求1
‑
4任一所述的具有低门槛电压的SiC绝缘栅双极晶体管的制造方法，其特征在于，按照以下步骤实施：步骤1：采用化学气相淀积的方法，在SiC材料的衬底(14)一个表面上依次生长第一外延层(1)、第二外延层(2)、第三外延层(3)、第四外延层(4)；步骤2：采用化学机械抛光的方式，将衬底(14)去除，保留第一外延层(1)、第二外延层(2)、第三外延层(3)、第四外延层(4)；步骤3：在第四外延层(4)上淀积掩蔽膜，通过光刻技术获得图形化表面，在图形化表面上进行干法刻蚀，形成第四外延层(4)的多个凸台，各凸台的间距为5.0μm，各凸台的高度为2.0μm；步骤4：采用PVD技术，结合光刻与刻蚀的方法，在第四外延层(4)凸台之间淀积p型NiO
的集电区(5)，使得集电区(5)覆盖第三外延层(3)上表面、第四外延层(4)的凸台侧壁以及第四外延层(4)凸台上表面边缘0.3μm区域；步骤5：将步骤4制得的结构件整体翻转，使第一外延层(1)下表面翻转为上表面，在第一外延层(1)上淀积掩蔽膜，通过光刻技术获得图形化表面，通过离子注入的方法在第一外延层(1)中形成阱区(6)、源区(7)以及重掺杂区(8)，离子注入的温度为450℃；步骤6：去除光刻掩膜，进行高温退火，高温退火温度为1...

【专利技术属性】
技术研发人员：王曦，董青杨，蒲红斌，胡继超，解勇涛，孙天博，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：