一种高速脉冲调制信号的载波频率测量电路及方法技术

本发明专利技术公开了一种高速脉冲调制信号的载波频率测量电路及方法，属于频率测量技术领域，本发明专利技术通过可变分频器实现信号的频率变换压缩，通过滤波器滤除分频器的3次以上谐波分量，保留了信号的相位信息，变频方案简单；通过控制信号生成单元和数字IQ解调单元实现对脉冲调制信号的相位提取，避免了脉冲调制关期间的噪声干扰，实现脉冲调制信号相位的快速提取和计算，最终实现了高速脉冲调制信号的载波频率测量；本发明专利技术可实现脉冲重复频率10MHz高速脉冲调制信号的载波频率测量，测量时间最快8ns(速率125MHz)，测量方案简单，成本低；可实现对高速脉冲调制信号的载波频率快速测量，并可对脉冲调制信号载波频率变化进行跟踪测量。可对脉冲调制信号载波频率变化进行跟踪测量。可对脉冲调制信号载波频率变化进行跟踪测量。

【技术实现步骤摘要】
一种高速脉冲调制信号的载波频率测量电路及方法


[0001]本专利技术属于频率测量
，具体涉及一种高速脉冲调制信号的载波频率测量电路及方法。

技术介绍

[0002]脉冲调制信号是雷达和数字通信系统中的一类重要信号，随着电子技术的发展，脉冲调制信号的脉冲重复频率(PRF)不断提高，脉冲宽度也越来越小，脉冲调制载波复杂多变，测量更加困难。
[0003]测量脉冲调制信号载波频率主要有两种方法，一种是频谱仪测量方法，将被测信号经过多次混频变频至中频信号，对中频信号进行FFT变换得到频谱信息，根据频谱信息得到载波信号频率。
[0004]第二种方法是计数器测频法，如图1所示，首先设定一个闸门，通过测量闸门时间T和闸门内的信号次数N0，利用f＝N0/T算出被测信号频率。在测量中，通过被测信号与测量闸门同步，被测信号次数可精确测量，没有误差，但在闸门时间测量上存误差，如图所示，T1、T2即为测量误差。测量误差最大为测量时钟周期。在短时测量中误差影响很大。为减小测量误差，通常采用内插法，把T1、T2测量出来。
[0005]现有技术的缺点是：
[0006](1)采用频谱仪测量脉冲载波频率方案复杂，成本高。频谱仪采用扫频方案，当脉冲调制信号载波频率变化时，受频谱仪扫频速度限制，无法对频率快速变化信号进行跟踪测量。
[0007](2)采用计数器法，如果不用内插，测频精度低；采用内插法，测量速度慢，如美国是德公司的53200系列频率计，最短测量时间为1us(速率1MHz)，

技术实现思路
r/>[0008]针对现有技术中存在的上述技术问题，本专利技术提出了一种高速脉冲调制信号的载波频率测量电路及方法，设计合理，克服了现有技术的不足，具有良好的效果。
[0009]为了实现上述目的，本专利技术采用如下技术方案：
[0010]一种高速脉冲调制信号的载波频率测量电路，包括功分器、可控分频器、滤波器、AD转换器、FPGA、比较器以及检波器；功分器、可控分频器、滤波器、AD转换器、FPGA、比较器、检波器通过线路依次连接；
[0011]功分器，被配置为用于将被测信号功分为两路；
[0012]可控分频器，被配置为用于实现信号的频率变换压缩；
[0013]滤波器，被配置为用于滤除分频后的3次及以上谐波分量；
[0014]AD转换器，被配置为用于将模拟信号转换为数字信号；
[0015]检波器，被配置为用于检出被测信号包络波形，输出检波信号；
[0016]比较器，被配置为用于将检波信号变为数字信号；
[0017]FPGA，被配置为用于进行数字IQ解调，输出脉冲调制信号的载波频率；
[0018]被测信号经功分器分为两路，一路进入可控分频器，可控分频器通过分频比设置，输出中频信号至滤波器，滤波器滤除分频后的3次及以上谐波分量，滤波器输出信号至AD转换器，AD转换器对信号进行采样后送入FPGA；
[0019]第二路信号进入检波器，检波器检出被测信号包络波形，输出检波信号至比较器，比较器将检波信号变为数字信号，送入FPGA，外部的数字本振信号与AD转换器输出信号在FPGA内进行数字IQ解调，数字本振频率为中频范围的中间值。
[0020]优选地，FPGA包括控制信号生成单元、数字IQ解调单元、相位计算单元和频率计算单元；控制信号生成单元、数字IQ解调单元、相位计算单元和频率计算单元通过线路依次连接；
[0021]控制信号生成单元，被配置为用于对AD转换器输出信号和比较器输出信号到达时间的比较，对比较器输出信号进行延迟和截断，输出一个相对比较器输出信号较短的控制闸门信号，用于控制数字IQ解调单元的工作时段，使数字IQ解调单元在脉冲开期间工作，在脉冲关闭期间不工作，从而获得有效脉冲调制载波频率信息；
[0022]数字IQ解调单元，将外部的数字本振信号与AD转换器输出信号进行IQ混频，解调出I路信号和Q路信号；
[0023]相位计算单元，被配置为用于对I路信号和Q路信号进行运算，得到脉冲调制信号的相位；
[0024]频率计算单元，被配置为用于根据相位变化得到脉冲调制信号的载波频率。
[0025]此外，本专利技术还提到一种高速脉冲调制信号的载波频率测量方法，该方法采用如上所述的高速脉冲调制信号的载波频率测量电路，具体包括如下步骤：
[0026]步骤1：通过功分器将被测信号分为两路，一路进入可控分频器，另一路信号进入检波器；
[0027]步骤2：通过可控分频器实现信号的频率变换压缩，可控分频器通过分频比设置，输出中频信号至滤波器；
[0028]步骤3：通过滤波器滤除分频后的3次及以上谐波分量，滤波器输出信号至AD转换器；
[0029]步骤4：AD转换器对信号进行模数转换后送入FPGA；
[0030]步骤5：通过控制信号生成单元，对AD转换器输出信号和比较器输出信号到达时间的比较，对比较器输出信号进行延迟和截断，输出一个相对比较器输出信号较短的控制闸门信号，用于控制数字IQ解调单元的工作时段，使数字IQ解调单元在脉冲开期间工作，在脉冲关闭期间不工作，从而获得有效脉冲调制载波频率信息；
[0031]步骤6：通过数字IQ解调单元，将外部的数字本振信号与AD转换器输出信号进行IQ混频，解调出I路信号和Q路信号；
[0032]步骤7：通过相位计算单元，对I路信号和Q路信号进行运算，得到脉冲调制信号的相位；
[0033]步骤8：通过频率计算单元，根据相位变化得到脉冲调制信号的载波频率。
[0034]本专利技术所带来的有益技术效果：
[0035]本专利技术通过可变分频器实现信号的频率变换压缩，通过滤波器滤除分频器的3次
以上谐波分量，保留了信号的相位信息，变频方案简单；通过控制信号生成单元和数字IQ解调单元实现对脉冲调制信号的相位提取，避免了脉冲调制关期间的噪声干扰，实现脉冲调制信号相位的快速提取和计算，最终实现了高速脉冲调制信号的载波频率测量；
[0036]本专利技术可实现脉冲重复频率10MHz高速脉冲调制信号的载波频率测量，测量时间最快8ns(速率125MHz)，测量方案简单，成本低；可实现对高速脉冲调制信号的载波频率快速测量，并可对脉冲调制信号载波频率变化进行跟踪测量。
附图说明
[0037]图1为计数器测频示意图。
[0038]图2为本专利技术高速脉冲调制信号的载波频率测量电路原理框图。
[0039]图3为进入FPGA两路信号时序及控制信号生成图。
具体实施方式
[0040]下面结合附图以及具体实施方式对本专利技术作进一步详细说明：
[0041]如图2所示，被测信号经功分器分为两路，一路进入可变分频器，可变分频器通过分频比设置，将被测信号变为固定中频范围内，如(20MHz～50MHz)；分频器输出中频信号进入滤波器，滤波器用于滤除分频后的3次及以上谐波分量，滤波器可设为50MHz低通滤波器；滤波器输出信号进入AD转换器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速脉冲调制信号的载波频率测量电路，其特征在于：包括功分器、可控分频器、滤波器、AD转换器、FPGA、比较器以及检波器；功分器、可控分频器、滤波器、AD转换器、FPGA、比较器、检波器通过线路依次连接；功分器，被配置为用于将被测信号功分为两路；可控分频器，被配置为用于实现信号的频率变换压缩；滤波器，被配置为用于滤除分频后的3次及以上谐波分量；AD转换器，被配置为用于将模拟信号转换为数字信号；检波器，被配置为用于检出被测信号包络波形，输出检波信号；比较器，被配置为用于将检波信号变为数字信号；FPGA，被配置为用于进行数字IQ解调，输出脉冲调制信号的载波频率；被测信号经功分器分为两路，一路进入可控分频器，可控分频器通过分频比设置，输出中频信号至滤波器，滤波器滤除分频后的3次及以上谐波分量，滤波器输出信号至AD转换器，AD转换器对信号进行采样后送入FPGA；第二路信号进入检波器，检波器检出被测信号包络波形，输出检波信号至比较器，比较器将检波信号变为数字信号，送入FPGA，外部的数字本振信号与AD转换器输出信号在FPGA内进行数字IQ解调。2.根据权利要求1所述的高速脉冲调制信号的载波频率测量电路，其特征在于：FPGA包括控制信号生成单元、数字IQ解调单元、相位计算单元和频率计算单元；控制信号生成单元、数字IQ解调单元、相位计算单元和频率计算单元通过线路依次连接；控制信号生成单元，被配置为用于对AD转换器输出信号和比较器输出信号到达时间的比较，对比较器输出信号进行延迟和截断，输出一个相对比较器输出信号较短的控制闸门信号，用于控制数字IQ解...

【专利技术属性】
技术研发人员：毛黎明，朱伟，刘强，杨帆，丁建岽，
申请(专利权)人：中电科仪器仪表有限公司，
类型：发明
国别省市：