窄半导体台面器件制造技术

公开了窄半导体台面器件。在半导体本体中提供第一沟槽和第二沟槽。台面分隔结构被提供在第一沟槽和第二沟槽之间并且包括非半导体材料。第一半导体台面被提供在第一沟槽和台面分隔结构的非半导体材料之间。第一半导体台面包括发射极区、本体区和漂移区。第一沟槽和第二沟槽是通过掩模蚀刻技术形成的，具有最小沟槽分离距离，并且第一半导体台面被提供为具有小于最小沟槽分离距离的横向宽度。小于最小沟槽分离距离的横向宽度。小于最小沟槽分离距离的横向宽度。

【技术实现步骤摘要】
窄半导体台面器件


[0001]本申请涉及半导体器件并且特别地涉及用于形成用于竖向半导体器件的窄半导体区的技术。

技术介绍

[0002]半导体晶体管，特别是场效应控制的开关器件——诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)——已经被用于各种应用，包括但是不限制于用作为电源和功率转换器、电动汽车、空调以及甚至立体声系统中的开关。在这些应用中的许多当中，半导体晶体管必须被设计为适应大电流和/或大电压。例如，功率半导体晶体管通常被要求控制在1A(安培)、10A、100A、500A或更大的量级上的电流和/或控制在20V(伏特)、100V、500V、1000V或更大的量级上的电压。
[0003]可贡献于导通损耗和开关损耗的功率消耗是用于功率半导体晶体管的重要性能参数。在IGBT中，一种改善功率消耗的方法是增加在器件的发射极/源极侧处的电荷载流子密度。这使得能够在关断期间更容易地从器件的漂移区移除更大比例的电荷载流子。目前用于增加功率半导体晶体管的发射极/源极侧电荷载流子密度的技术正在接近半导体处理技术的实际极限。

技术实现思路

[0004]公开了一种半导体器件。根据实施例，半导体器件包括半导体本体，半导体本体包括：主表面和与主表面相对的背表面；第一沟槽和第二沟槽，其在横向上彼此分离并且每个从主表面延伸到衬底中；台面分隔结构，其在横向上在第一沟槽和第二沟槽之间并且包括非半导体材料；以及在第一沟槽和台面分隔结构之间的第一半导体台面。第一半导体台面包括：与第一沟槽的第一侧壁共同延伸的第一侧壁；与台面分隔结构的非半导体材料直接相接的第二侧壁；延伸到主表面并且具有第一导电类型的源极区；在源极区下方并且具有与第一导电类型相反的第二导电类型的本体区；以及在本体区下方并且具有第一导电类型的漂移区。由第一半导体台面的横向宽度除以第一半导体台面的竖向深度来限定的第一半导体台面的宽高比小于或等于0.2。
[0005]分离地或组合地，第一沟槽的宽高比与第一半导体台面的宽高比之间的比率大于或等于0.5，其中第一沟槽的宽高比等于第一沟槽的横向宽度除以第一沟槽的竖向深度。
[0006]分离地或组合地，半导体器件进一步包括延伸到主表面并且具有第二导电类型的载流子提取区，载流子提取区被配置为提供用于从背表面流动到主表面的第二导电类型的载流子的导通路径。
[0007]分离地或组合地，半导体器件包括在第二沟槽和台面分隔结构之间的第二半导体台面，第二半导体台面包括与第二沟槽的第一侧壁共同延伸的第一侧壁以及与台面分隔结构的非半导体材料直接相接的第二侧壁，并且载流子提取区被部署在第二半导体台面中。
[0008]分离地或组合地，台面分隔结构包括两个单片绝缘结构和在横向上部署在该两个
单片绝缘结构之间的中心半导体台面，并且载流子提取区被部署在中心半导体台面中。
[0009]分离地或组合地，台面分隔结构包括电绝缘材料和导电材料，并且导电材料被形成在台面分隔结构的被通过电绝缘材料与半导体本体绝缘的中心区中。
[0010]分离地或组合地，台面分隔结构包括中心沟槽和部署在中心沟槽的任一侧上的两个单片绝缘结构，导电材料包括部署在中心沟槽中的多晶硅区，半导体器件包括发射极金属化，发射极金属化被电连接到源极区和载流子提取区，并且本体区与发射极金属化电断连。
[0011]分离地或组合地，半导体器件包括部署在第一沟槽和第二沟槽之间的辅助沟槽，并且台面分隔结构包括完全占据第一半导体台面和辅助沟槽之间的横向区的单片绝缘结构。
[0012]分离地或组合地，台面分隔结构包括单片绝缘结构，半导体器件进一步包括形成在单片绝缘结构中的接触沟槽以及填充接触沟槽的导电发射极接触，并且发射极接触的侧壁与发射极区和本体区直接相接。
[0013]公开了一种生产半导体器件的方法。根据实施例，方法包括：提供半导体本体，半导体本体包括主表面和与主表面相对的背表面；提供第一沟槽和第二沟槽，第一沟槽和第二沟槽在横向上彼此分离并且每个从主表面延伸到衬底中；提供台面分隔结构，台面分隔结构在横向上在第一沟槽和第二沟槽之间并且包括非半导体材料；以及提供在第一沟槽和台面分隔结构之间的第一半导体台面。第一半导体台面包括：与第一沟槽的第一侧壁共同延伸的第一侧壁；与台面分隔结构的非半导体材料直接相接的第二侧壁；延伸到主表面并且具有第一导电类型的源极区；在源极区下方并且具有与第一导电类型相反的第二导电类型的本体区；以及在本体区下方并且具有第一导电类型的漂移区。第一沟槽和第二沟槽是通过掩模蚀刻技术形成的，具有最小沟槽分离距离，并且第一半导体台面被提供为具有小于最小沟槽分离距离的横向宽度，第一半导体台面的横向宽度是第一半导体台面的第一侧壁和第二侧壁之间的最短距离。
[0014]分离地或组合地，第一沟槽和第二沟槽被形成为具有大于最小沟槽分离距离的横向分离距离，并且提供台面分隔结构包括：形成至少一个中心沟槽，至少一个中心沟槽在第一沟槽和第二沟槽之间并且在横向上与第一沟槽分离开等于或大于最小沟槽分离距离的距离；执行绝缘体生长处理，绝缘体生长处理利用绝缘体材料填充中心沟槽并且消耗半导体材料；以及控制绝缘体生长处理的参数从而绝缘体材料将沟槽和第一沟槽之间的半导体材料消耗到在其处第一半导体台面比最小沟槽分离距离窄的点。
[0015]分离地或组合地，提供台面分隔结构包括：形成在第一沟槽和第二沟槽之间的多个中心沟槽，每个中心沟槽具有小于第一沟槽和第二沟槽的宽度的宽度；以及执行绝缘体生长处理，使得每个中心沟槽被完全地填充有绝缘体材料。
[0016]分离地或组合地，多个中心沟槽形成为被通过中间半导体台面彼此分离，并且执行绝缘体生长处理，使得每个中间半导体台面被由绝缘体材料完全消耗，以便从多个中心沟槽形成单片绝缘结构。
[0017]分离地或组合地，方法进一步包括形成部署在第一沟槽和第二沟槽之间的辅助沟槽，并且单片绝缘结构被形成为完全占据第一半导体台面和辅助沟槽之间的横向区。
[0018]分离地或组合地，方法进一步包括在第一栅极沟槽中形成第一栅极电极，在第二
栅极沟槽中形成第二栅极电极，以及在辅助沟槽中形成导电区，形成第一栅极电极和第二栅极电极以及导电区包括：利用掺杂的多晶硅沉积同时填充第一栅极沟槽和第二栅极沟槽以及辅助沟槽的掺杂的第一多晶硅层；从辅助沟槽移除掺杂的多晶硅；在从辅助沟槽移除掺杂的多晶硅之后在辅助沟槽中沉积未掺杂的第二多晶硅层；以及平坦化衬底以便移除第一多晶硅层和第二多晶硅层的在第一栅极沟槽和第二栅极沟槽以及辅助沟槽上方的部分。
[0019]分离地或组合地，方法进一步包括：在单片绝缘结构中形成接触沟槽；以及利用导电材料填充接触沟槽，由此形成发射极接触，并且发射极接触的侧壁与发射极区和本体区直接相接。
[0020]分离地或组合地，台面分隔结构被提供为包括两个单片绝缘结构和在横向上部署在两个单片绝缘结构之间的中心半导体台面，并且提供台面分隔结构包括：提供第一多个中心沟槽，第一多个中心沟槽中的每本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体衬底，其包括主表面和与主表面相对的背表面；第一沟槽和第二沟槽，其在横向上彼此分离并且各自从主表面延伸到衬底中；台面分隔结构，其在横向上在第一沟槽与第二沟槽之间，并且包括非半导体材料；第一半导体台面，其在第一沟槽和台面分隔结构之间，第一半导体台面包括：与第一沟槽的第一侧壁共同延伸的第一侧壁；与台面分隔结构的非半导体材料直接相接的第二侧壁；源极区，其延伸到主表面并且具有第一导电类型；本体区，其在源极区下方并且具有与第一导电类型相反的第二导电类型；以及漂移区，其在本体区下方并且具有第一导电类型；其中，由第一半导体台面的横向宽度除以第一半导体台面的竖向深度所限定的第一半导体台面的宽高比小于或等于0.2。2.根据权利要求1所述的半导体器件，其中，由第一沟槽的横向宽度除以第一沟槽的竖向深度所限定的第一沟槽的宽高比与第一半导体台面的宽高比之间的比率大于或等于0.5。3.根据权利要求1所述的半导体器件，其中，半导体器件进一步包括载流子提取区，载流子提取区延伸到主表面并且具有第二导电类型，其中，载流子提取区被配置为提供用于从背表面流动到主表面的第二导电类型的载流子的导通路径。4.根据权利要求3所述的半导体器件，其中，半导体器件包括在第二沟槽和台面分隔结构之间的第二半导体台面，其中，第二半导体台面包括与第二沟槽的第一侧壁共同延伸的第一侧壁、以及与台面分隔结构的非半导体材料直接相接的第二侧壁，并且其中，载流子提取区被部署在第二半导体台面中。5.根据权利要求3所述的半导体器件，其中，台面分隔结构包括两个单片绝缘结构和在横向上部署在该两个单片绝缘结构之间的中心半导体台面，其中，载流子提取区被部署在中心半导体台面中，其中，半导体器件包括发射极金属化，其中，发射极金属化被电连接到源极区和载流子提取区，并且其中，本体区被与发射极金属化电断连。6.根据权利要求1所述的半导体器件，其中，台面分隔结构包括电绝缘材料和导电材料，并且其中，导电材料被形成在台面分隔结构的被通过电绝缘材料与半导体衬底绝缘的中心区中。7.根据权利要求6所述的半导体器件，其中，台面分隔结构包括中心沟槽和部署在中心沟槽的任一侧上的两个单片绝缘结构，并且其中，导电材料包括部署在中心沟槽中的多晶硅区。8.根据权利要求1所述的半导体器件，其中，半导体器件包括部署在第一沟槽与第二沟槽之间的辅助沟槽，并且其中，台面分隔结构包括完全占据第一半导体台面和辅助沟槽之间的横向区的单片绝缘结构。9.根据权利要求1所述的半导体器件，其中，台面分隔结构包括单片绝缘结构，其中，半导体器件进一步包括形成在单片绝缘结构中的接触沟槽以及填充接触沟槽的导电发射极接触，并且其中，发射极接触的侧壁与发射极区和本体区直接相接。10.一种生产半导体器件的方法，所述方法包括：
提供半导体衬底，半导体衬底包括主表面和与主表面相对的背表面，提供第一沟槽和第二沟槽，第一沟槽和第二沟槽在横向上彼此分离并且各自从主表面延伸到衬底中；提供台面分隔结构，台面分隔结构在横向上在第一沟槽和第二沟槽之间并且包括非半导体材料；在第一沟槽和台面分隔结构之间提供第一半导体台面，第一半导体台面包括：与第一沟槽的第一侧壁共同延伸的第一侧壁；与台面分隔结构的非半导体材料直接相接的第二侧壁；源极区，其延伸到主表面并且具有第一导电类型；本体区，其在源极区下方并且具有与第一导电类型相反的第二导电类型；以及漂移区，其在本体区下方并且具有第一导电类型；以及其中，第一沟槽和第二沟槽是通过掩模蚀刻技术形成的，具有最小沟槽分离距离，以及其中，...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：