半导体装置的制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置的制造方法，包含形成前驱结构，前驱结构包含具有穿孔的基板、在穿孔的侧壁上的衬垫、在穿孔中的导体、分别在上表面上和下表面下的第一和第二绝缘层、以及第一和第二重分布层通过第一绝缘层中的第一通孔和第二绝缘层中的第二通孔与导体接触。之后分别形成第一开口及第二开口在第一绝缘层及第二绝缘层中，以暴露衬垫的一部分。之后通过第一开口及第二开口蚀刻衬垫以形成围绕导体的空气隙。之后填充第一开口及第二开口以密封空气隙，本发明专利技术的半导体装置的制造方法可以改善半导体装置的整体电性能。可以改善半导体装置的整体电性能。可以改善半导体装置的整体电性能。

【技术实现步骤摘要】
半导体装置的制造方法


[0001]本专利技术是有关于一种半导体装置的制造方法。

技术介绍

[0002]在3D集成技术(3D integration technology)中，两个或两个以上的晶圆(或晶片)利用导电垫接合在一起，然后形成硅穿孔(TSV)电极以互连第一和第二晶圆上的导电垫。硅穿孔电极通常由铜或其他导电材料制成，以在导电垫之间提供电连接。但是，TSV寄生电容的存在是影响电气特性的关键。因此，需要进一步的改进以减小寄生电容并增强半导体装置的性能。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体装置的制造方法，其可以改善半导体装置的整体电性能。
[0004]根据本专利技术的一方面提供的一种半导体装置的制造方法。此方法包含以下操作。形成前驱结构。前驱结构包含基板，其具有上表面、下表面、及穿孔贯通基板的穿孔；衬垫，位于穿孔的侧壁、基板的上表面上及下表面下；导体，位于穿孔中；晶种层，位于衬垫与导体之间；第一绝缘层及第二绝缘层，分别位于基板的上表面的上及下表面之下，其中第一绝缘层及第二绝缘层分别具有第一通孔和第二通孔暴露出导体；以及第一重分布层及第二重分布层，分别通过第一通孔及第二通孔与导体接触。之后在第一绝缘层及第二绝缘层中分别形成第一开口及第二开口，以暴露衬垫的一部分。之后通过第一开口及第二开口蚀刻衬垫以形成围绕导体的空气隙。之后填充第一开口及第二开口以密封空气隙。
[0005]根据本专利技术的一些实施方式，导体具有第一表面，位于基板的上表面上的衬垫具有顶表面，并且第一表面与顶表面齐平。
[0006]根据本专利技术的一些实施方式，导体具有直径，位于基板的上表面上的衬垫具有第一长度，并且第一长度为直径的约1/2-1/3。
[0007]根据本专利技术的一些实施方式，第一重分布层及第二重分布层共同地夹持导体。
[0008]根据本专利技术的一些实施方式，第一重分布层具有横向部分在第一绝缘层上沿第一方向延伸，并且第二重分布层具有横向部分在与第一方向相反的第二方向上延伸。
[0009]根据本专利技术的一些实施方式，从俯视方向看，第一开口在位于第一通孔上的第一重分布层周围具有连续图案，并且第二开口在位于第二通孔下的第二重分布层周围具有连续图案。
[0010]根据本专利技术的一些实施方式，从俯视方向看，第一开口包含多个分离的片段围绕位于第一通孔上的第一重分布层，并且第二开口包含多个分离的片段围绕位于第二通孔下方的第二重分布层。
[0011]根据本专利技术的一些实施方式，导体电性连接第一重分布层及第二重分布层。
[0012]根据本专利技术的一些实施方式，空气隙分离导体及基板。
[0013]根据本专利技术的一些实施方式，形成前驱结构包含：从半导体基板的前侧在半导体基板中形成凹槽；在半导体基板上及凹槽中形成第一衬垫层、晶种材料层及导体；通过第一光阻掩模图案化第一衬垫层；在半导体基板上形成第一绝缘层；在第一绝缘层上及第一通孔中形成第一重分布层；从半导体基板的背侧薄化半导体基板，以暴露导体；在背侧通过第二光阻掩模形成图案化第二衬垫层；在基板之下形成第二绝缘层；以及在第二绝缘层之下及第二通孔中形成第二重分布层。
[0014]与现有技术相比，本专利技术的半导体装置的制造方法能够形成空气隙包裹导体，并且导体被第一重分布层和第二重分布层夹持，使导体可以进一步被晶种层包围。因此，空气隙使导体和晶种层与周围的元件绝缘。空气隙可以减小寄生电容，从而可以改善半导体装置的整体性能。
附图说明
[0015]当读到随附的附图时，从以下详细的叙述可充分了解本专利技术的各方面。值得注意的是，根据工业上的标准实务，各种特征不是按比例绘制。事实上，为了清楚的讨论，各种特征的尺寸可任意增加或减少。
[0016]图1为根据本专利技术的一些实施方式绘示的半导体装置的制造方法流程图。
[0017]图2为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0018]图3为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0019]图4为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0020]图5A及图5B分别为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面及俯视示意图。
[0021]图6为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0022]图7为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0023]图8A及图8B分别为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面及俯视示意图。
[0024]图9为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0025]图10为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0026]图11为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0027]图12A至图12C分别为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面及俯视示意图。
[0028]图13为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意
图。
[0029]图14为根据本专利技术的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
[0030]主要附图标记说明：
[0031]10-方法，12、14、16、18-操作，100-半导体装置，101-前驱结构，110-半导体基板，110
’-
基板，111-上表面，112、112
’-
下表面，120-衬垫，122-第一衬垫层，124-第二衬垫层，130-晶种材料层，130
’-
晶种层，132-导电层，134-导体，140-第一绝缘层，150-第一重分布层，150a、250a-横向部分，240-第二绝缘层，250-第二重分布层，AG-空气隙，D1-第一方向，H1-第一通孔，H2-第二通孔，H3-穿孔，L1-第一长度，OP1-第一开口，OP2-第二开口，PR1-第一光阻掩模，PR2-第二光阻掩模，R1-凹槽，S1-第一表面，S2-第二表面，S122-顶表面，W1-直径。
具体实施方式
[0032]为了使本
技术实现思路
的叙述更加详尽与完备，下文针对了本
技术实现思路
的实施方面与具体实施例提出了说明性的描述，但这并非实施或运用本
技术实现思路
具体实施例的唯一形式。以下所公开的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本
技术实现思路
的实施例。
[0033]尽管下文使用所揭示的此方法中描述的一系列动作或步骤，但所示此等动作或步骤的次序不应视为限制本专利技术。例如，可以不同次序及/或与其他步骤同时执行某些动作或步骤。此外，并非必须执行全部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包含：形成前驱结构，所述前驱结构包含：基板，具有上表面、下表面、及穿孔贯通所述基板；衬垫，位于所述穿孔的侧壁、所述基板的所述上表面上及所述下表面下；导体，位于所述穿孔中；晶种层，位于所述衬垫与所述导体之间；第一绝缘层及第二绝缘层，分别位于所述基板的所述上表面之上及所述下表面之下，其中所述第一绝缘层及所述第二绝缘层分别具有第一通孔和第二通孔暴露出所述导体；以及第一重分布层及第二重分布层，分别通过所述第一通孔及所述第二通孔与所述导体接触；在所述第一绝缘层及所述第二绝缘层中分别形成第一开口及第二开口，以暴露所述衬垫的一部分；通过所述第一开口及所述第二开口蚀刻所述衬垫以形成围绕所述导体的空气隙；以及填充所述第一开口及所述第二开口以密封所述空气隙。2.权利要求1所述的制造方法，其特征在于，所述导体具有第一表面，位于所述基板的所述上表面上的所述衬垫具有顶表面，并且所述第一表面与所述顶表面齐平。3.权利要求2所述的制造方法，其特征在于，所述导体具有直径，位于所述基板的所述上表面上的所述衬垫具有第一长度，并且所述第一长度为所述直径的1/2-1/3。4.权利要求1所述的制造方法，其特征在于，所述第一重分布层及所述第二重分布层共同地夹持所述导体。5.权利要求1所述的制造方法，其特征在于，所述第一重分布层具有横向部分在所述第一绝缘层上沿第一方向延伸...

【专利技术属性】
技术研发人员：丘世仰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：