半导体装置制造方法及图纸

将IGBT用第1沟槽(13a)中的最靠FWD用沟槽(13b)侧的沟槽(133a)的中心与FWD用第1沟槽(13b)中的最靠IGBT用沟槽侧(13a)的沟槽(133b)的中心之间的距离设为分离单元间距(W1)。将IGBT用第1沟槽彼此(131a)的中心间的最小距离设为IGBT用第1沟槽间距(D1a)，将相邻的IGBT用第2沟槽(132b)彼此的中心间的最小距离设为IGBT用第2沟槽间距(D2a)，将相邻的FWD用第1沟槽(131b)彼此的中心间的最小距离设为FWD用第1沟槽间距(D1b)，将相邻的FWD用第2沟槽132b彼此的中心间的最小距离设为FWD用第2沟槽间距(D2b)。并且，分离单元间距(W1)比各沟槽间距(D1a、D2a、D1b、D2b)窄。D2b)窄。D2b)窄。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
[0001]关联申请的相互参照
[0002]本申请基于2018年9月11日申请的日本专利申请第2018－169878号，这里通过参照而援引其记载内容。


[0003]本专利技术涉及在共通的半导体衬底上形成有具有绝缘栅构造的绝缘栅双极型晶体管(以下称作IGBT)元件和续流二极管(以下称作FWD)元件的半导体装置。

技术介绍

[0004]以往，作为在逆变器等中使用的开关元件，例如，提出了在共通的半导体衬底上形成有具有IGBT元件的IGBT区域和具有FWD元件的FWD区域的半导体装置(例如，参照专利文献1)。
[0005]具体而言，该半导体装置中，在构成N
‑
型的漂移层的半导体衬底的表层部形成基体(base)层，以将基体层贯通的方式形成有多个沟槽。并且，在各沟槽中，依次形成有栅极绝缘膜及栅极电极。由此，构成了沟槽栅构造。此外，在基体层的表层部，以与沟槽相接的方式形成有N+型的发射极区域。在半导体衬底的背面侧，形成有P+型的集电极层及N+型的阴极层。
[0006]并且，在半导体衬底的成为表面侧的一面侧，形成有与基体层及发射极区域电连接的上部电极。在半导体衬底的成为背面侧的另一面侧，形成有与集电极层及阴极层电连接的下部电极。
[0007]在这样的半导体装置中，将在半导体衬底的背面侧形成有集电极层的区域设为IGBT区域，将形成有阴极层的区域设为FWD区域。另外，在FWD区域，通过做成上述结构，由N型的阴极层及漂移层和P型的基体层构成具有PN结的FWD元件。/>[0008]此外，上述半导体装置中，形成于IGBT区域的沟槽由在一个方向上延伸的第1沟槽和以将相邻的第1沟槽相连的方式在与一个方向交叉的方向上延伸的第2沟槽相连通而成为格子状。
[0009]这样的半导体装置中，由于沟槽为格子状，因此例如与沟槽为条状的情况相比，等位线避开沟槽而形成从而等位线不易向半导体衬底的一面侧进入。因此，在IGBT区域，不易发生电场集中，能够实现耐压的提高。
[0010]现有技术文献
[0011]专利文献
[0012]专利文献1：日本特开2016
‑
82097号公报

技术实现思路

[0013]此外，在上述那样的半导体装置中，还希望还提高FWD区域的耐压。因此，在FWD区域，也可以考虑将沟槽设为格子状。但是，若将FWD区域的沟槽设为格子状并将IGBT区域的
沟槽和FWD区域的沟槽相连，则配置在IGBT区域的栅极电极和配置在FWD区域的栅极电极被电连接。该情况下，配置在FWD区域的栅极电极与配置在IGBT区域的栅极电极成为相同电位，因此有FWD元件的特性变动的可能性。
[0014]因而，为了提高FWD区域的耐压并且抑制FWD元件的特性变动，例如可以考虑将FWD区域的沟槽设为格子状并且不使FWD区域的沟槽与IGBT区域的沟槽相连通。但是，在该结构下，在形成于各区域的格子状沟槽之间的区域，有沟槽密度变低的可能性，有该区域的耐压变低的可能性。
[0015]本专利技术的目的在于，提供能够提高耐压的半导体装置。
[0016]根据本专利技术的1个观点，在共通的半导体衬底上形成有IGBT区域和FWD区域，具备：第1导电型的漂移层；第2导电型的基体层，形成在漂移层上；多个沟槽栅构造，具有在将基体层贯通的沟槽的壁面形成的栅极绝缘膜和在栅极绝缘膜上形成的栅极电极；第1导电型的发射极区域，在基体层的表层部以与形成于IGBT区域的沟槽相接的方式形成；第2导电型的集电极层，隔着漂移层而形成在基体层侧的相反侧；第1导电型的阴极层，隔着漂移层而形成在基体层的相反侧并且与集电极层邻接；第1电极，与基体层以及发射极区域电连接；以及第2电极，与集电极层以及阴极层电连接。并且，集电极层上的区域被设为IGBT区域，阴极层上的区域被设为FWD区域，沟槽是形成于IGBT区域的配置作为栅极电极的第1栅极电极的IGBT用沟槽和形成于FWD区域且配置独立于第1栅极电极而被控制的作为栅极电极的第2栅极电极的FWD用沟槽，IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽和在第2方向上延伸的IGBT用第2沟槽相连通而得到的格子状，第1方向沿着半导体衬底的面方向上的一个方向，第2方向与半导体衬底的面方向上的第1方向交叉，FWD用沟槽是在第1方向上延伸的FWD用第1沟槽和在第2方向上延伸的FWD用第2沟槽相连通而得到的格子状。
[0017]并且，根据本专利技术的1个观点，将IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽的中心与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽的中心之间设为分离单元区域并且将分离单元区域的第2方向上的距离设为分离单元间距，将相邻的IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距，将相邻的IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距，将相邻的FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距，将相邻的FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距，分离单元间距比IGBT用第1沟槽间距、IGBT用第2沟槽间距、FWD用第1沟槽间距、FWD用第2沟槽间距窄。
[0018]由此，在分离单元区域，与分离单元间距为各沟槽间距以上的情况相比，能够提高沟槽密度。因此，在分离单元区域中等位线也难以向基体层侧进入，在分离单元区域也能够抑制电场集中的发生。因而，能够提高分离单元区域的耐压，所以能够提高半导体装置的耐压。
[0019]此外，根据本专利技术的其他观点，将IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽的中心与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽的中心之间设为分离单元区域，并且将分离单元区域的第2方向上的距离设为分离单元间距，在分离单元区域，形成有沿第1方向延伸的1个伪沟槽，在伪沟槽中，配置有伪绝缘膜和伪电极，将相邻的IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距，将相邻的IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距，将相邻的FWD用第1沟槽彼此的中心间的最小距离设为FWD用
第1沟槽间距，将相邻的FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距，将伪沟槽的中心与和该伪沟槽相邻的IGBT用第1沟槽的中心之间的距离设为分离用第1沟槽间距，将伪沟槽的中心与和该伪沟槽相邻的FWD用第1沟槽的中心之间的距离设为分离用第2沟槽间距，分离单元间距比IGBT用第1沟槽间距、IGBT用第2沟槽间距、FWD用第1沟槽间距、FWD用第2沟槽间距的至少1个大，分离用第1沟槽以及分离用第2沟槽间距比IGBT用第1沟槽间距、IGBT用第2沟槽间距、FWD用第1沟槽间距、FWD用第2沟槽间距窄。
[0020]此外，根据本专利技术的其他观点，将IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽的中心与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽的中心之间设为分离单元区域，并且将分离单元区域的第2方向上的距离设为分离单元间距，在分离单元区域，形成有本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，在共通的半导体衬底(10)上形成有IGBT区域(1)和FWD区域(2)，其特征在于，具备：第1导电型的漂移层(11)；第2导电型的基体层(12)，形成在上述漂移层上；多个沟槽栅构造，具有在将上述基体层贯通的沟槽(13a、13b)的壁面形成的栅极绝缘膜(14)和在上述栅极绝缘膜上形成的栅极电极(15a、15b)；第1导电型的发射极区域(19)，在上述基体层的表层部以与形成于上述IGBT区域的上述沟槽相接的方式形成；第2导电型的集电极层(16)，隔着上述漂移层而形成在上述基体层侧的相反侧；第1导电型的阴极层(17)，隔着上述漂移层而形成在上述基体层的相反侧并且与上述集电极层邻接；第1电极(22)，与上述基体层及上述发射极区域电连接；以及第2电极(18)，与上述集电极层及上述阴极层电连接；上述集电极层上的区域被设为上述IGBT区域，上述阴极层上的区域被设为上述FWD区域；上述沟槽是形成于上述IGBT区域的配置作为上述栅极电极的第1栅极电极(14a)的IGBT用沟槽(13a)、和形成于上述FWD区域且配置独立于上述第1栅极电极而被控制的作为上述栅极电极的第2栅极电极(14b)的FWD用沟槽(13b)；上述IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽(131a)和在第2方向上延伸的IGBT用第2沟槽(132a)相连通而得到的格子状，上述第1方向沿着上述半导体衬底的面方向上的一个方向，上述第2方向与上述半导体衬底的面方向上的上述第1方向交叉；上述FWD用沟槽是在上述第1方向上延伸的FWD用第1沟槽(131b)和在上述第2方向上延伸的FWD用第2沟槽(132b)相连通而得到的格子状；将上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽(133a)的中心与上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽(133b)的中心之间设为分离单元区域(3a)并且将上述分离单元区域的上述第2方向上的距离设为分离单元间距(W1)，将相邻的上述IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距(D1a)，将相邻的上述IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距(D2a)，将相邻的上述FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距(D1b)，将相邻的上述FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距(D2b)；上述分离单元间距比上述IGBT用第1沟槽间距、上述IGBT用第2沟槽间距、上述FWD用第1沟槽间距、上述FWD用第2沟槽间距窄。2.如权利要求1所述的半导体装置，其特征在于，在上述分离单元区域，形成有沿上述第1方向延伸的伪沟槽(23)；在上述伪沟槽(23)，配置有伪绝缘膜(24)和伪电极(25)。3.一种半导体装置，在共通的半导体衬底(10)上形成有IGBT区域(1)和FWD区域(2)，其特征在于，具备：
第1导电型的漂移层(11)；第2导电型的基体层(12)，形成在上述漂移层上；多个沟槽栅构造，具有在将上述基体层贯通的沟槽(13a、13b)的壁面形成的栅极绝缘膜(14)和在上述栅极绝缘膜上形成的栅极电极(15a、15b)；第1导电型的发射极区域(19)，在上述基体层的表层部以与形成于上述IGBT区域的上述沟槽相接的方式形成；第2导电型的集电极层(16)，隔着上述漂移层而形成在上述基体层侧的相反侧；第1导电型的阴极层(17)，隔着上述漂移层而形成在上述基体层的相反侧并且与上述集电极层邻接；第1电极(22)，与上述基体层及上述发射极区域电连接；以及第2电极(18)，与上述集电极层及上述阴极层电连接；上述集电极层上的区域被设为上述IGBT区域，上述阴极层上的区域被设为上述FWD区域；上述沟槽是形成于上述IGBT区域的配置作为上述栅极电极的第1栅极电极(14a)的IGBT用沟槽(13a)、和形成于上述FWD区域且配置独立于上述第1栅极电极而被控制的作为上述栅极电极的第2栅极电极(14b)的FWD用沟槽(13b)；上述IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽(131a)和在第2方向上延伸的IGBT用第2沟槽(132a)相连通而得到的格子状，上述第1方向沿着上述半导体衬底的面方向上的一个方向，上述第2方向与上述半导体衬底的面方向上的上述第1方向交叉；上述FWD用沟槽是在上述第1方向上延伸的FWD用第1沟槽(131b)和在上述第2方向上延伸的FWD用第2沟槽(132b)相连通而得到的格子状；将上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽(133a)的中心与上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽(133b)的中心之间设为分离单元区域(3a)，并且将上述分离单元区域的上述第2方向上的距离设为分离单元间距(W1)；在上述分离单元区域，形成有沿上述第1方向延伸的1个伪沟槽(23)；在上述伪沟槽(23)，配置有伪绝缘膜(24)和伪电极(25)；将相邻的上述IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距(D1a)，将相邻的上述IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距(D2a)，将相邻的上述FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距(D1b)，将相邻的上述FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距(D2b)，将上述伪沟槽的中心与和该伪沟槽相邻的上述IGBT用第1沟槽的中心之间的距离设为分离用第1沟槽间距(L1)，将上述伪沟槽的中心与和该伪沟槽相邻的上述FWD用第1沟槽的中心之间的距离设为分离用第2沟槽间距(L2)；上述分离单元间距比上述IGBT用第1沟槽间距、上述IGBT用第2沟槽间距、上述FWD用第1沟槽间距、上述FWD用第2沟槽间距的至少1个大；上述分离用第1沟槽间距以及上述分离用第2沟槽间距比上述IGBT用第1沟槽间距、上述IGBT用第2沟槽间距、上述FWD用第1沟槽间距、上述FWD用第2沟槽间距窄。4.一种半导体装置，在共通的半导体衬底(10)上形成有IGBT区域(1)和FWD区域(2)，其特征在于，
具备：第1导电型的漂移层(11)；第2导电型的基体层(12)，形成在上述漂移层上；多个沟槽栅构造，具有在将上述基体层贯通的沟槽(13a，13b)的壁面形成的栅极绝缘膜(14)和在上述栅极绝缘膜上形成的栅极电极(15a，15b)；第1导电型的发射极区域(19)，在上述基体层的表层部以与形成于上述IGBT区域的上述沟槽相接的方式形成；第2导电型的集电极层(16)，隔着上述漂移层而形成在上述基体层侧的相反侧；第1导电型的阴极层(17)，隔着上述漂移层而形成在上述基体层的相反侧并且与上述集电极层邻接；第1电极(22)，与上述基体层及上述发射极区域电连接；以及第2电极(18)，与上述集电极层及上述阴极层电连接；上述集电极层上的区域被设为上述IGBT区域，上述阴极层上的区域被设为上述FWD区域；上述沟槽是形成于上述IGBT区域的配置作为上述栅极电极的第1栅极电极(14a)的IGBT用沟槽(13a)、和形成于上述FWD区域且配置独立于上述第1栅极电极而被控制的作为上述栅极电极的第2栅极电极(14b)的FWD用沟槽(13b)；上述IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽(131a)和在第2方向上延伸的IGBT用第2沟槽(132a)相连通而得到的格子状，上述第1方向沿着上述半导体衬底的面方向上的一个方向，上述第2方向与上述半导体衬底的面方向上的上述第1方向交叉；上述FWD用沟槽是在上述第1方向上延伸的FWD用第1沟槽(131b)和在上述第2方向上延...

【专利技术属性】
技术研发人员：赤井智喜，利田祐麻，妹尾贤，大河原淳，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：