使用错误校正码和数据路径交织的IC晶粒到IC晶粒互连制造技术

一种多芯片模块包括第一集成电路(integrated circuit，IC)晶粒和第二IC晶粒。所述第一IC晶粒包括第一键合焊盘的阵列、多个第一码组电路，以及所述多个第一码组电路与所述第一键合焊盘的阵列之间的第一交织互连，所述第一交织互连包括第一交织图案，所述第一交织图案使得来自不同码组电路的数据耦合到相邻的第一键合焊盘。所述第二IC晶粒包括电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列、多个第二码组电路，以及所述多个第二码组电路与所述第二键合焊盘的阵列之间的第二交织互连，所述第二交织互连包括第二交织图案，所述第二交织图案使得来自不同码组的数据耦合到相邻的第二键合焊盘。耦合到相邻的第二键合焊盘。耦合到相邻的第二键合焊盘。

【技术实现步骤摘要】
【国外来华专利技术】使用错误校正码和数据路径交织的IC晶粒到IC晶粒互连
[0001]相关申请案交叉申请
[0002]本申请要求于2018年9月12日提交的专利技术名称为“使用错误校正码和数据路径交织的IC晶粒到IC晶粒互连(IC Die To IC Die Interconnect Using Error Correcting Code And Data Path Interleaving)”的美国临时专利申请序列第62/730,048号的优先权，该临时专利申请以引入的方式并入本文中，就如同将其内容全部复制在本文一样。


[0003]本申请涉及集成电路(integrated circuit，IC)技术，并且更具体地涉及多芯片模块的IC晶粒之间的通信。

技术介绍

[0004]集成电路(integrated circuit，IC)技术在过去的五十年中已经有了很大的进步。IC现在是普遍的并且存在于电子设备、机器、车辆、电器和许多其它设备中。大型处理IC现在包括数十亿个晶体管，而存储器IC包括数千亿个晶体管。IC上晶体管的密度可以达到每平方毫米1亿个晶体管。然而，单个IC的处理能力可能不足以满足所需的处理需要。因此，IC可以键合在一起，使得两个(或多个)IC紧密耦合并提供更大的处理能力。
[0005]IC之间的晶粒到晶粒(die to die，D2D)互连通过将夹层IC上的键合焊盘(“焊盘”)互连以创建多芯片模块来实现。一个IC的键合焊盘以焊接的方式电耦合到另一个IC的键合焊盘。然而，焊接要求键合焊盘以足够的间距间隔开，使得焊料不会在键合焊盘之间渗出从而使键合焊盘彼此短路。一种较新的技术不使用焊料而是直接将一个IC的铜键合焊盘键合到另一个IC的铜键合焊盘。与使用焊料的旧技术相比，这种较新的技术支持相邻键合焊盘之间的较小间距。在任一实施方案中，当相邻的键合焊盘由于焊料或键合焊盘故障而短路或者由于诸如颗粒或抛光引起的凹陷的缺陷而开路时，在IC之间传输的数据被破坏。
[0006]一种克服由键合焊盘短路/开路引起的问题的现有方法是对至少一些数据使用两个或多个冗余的键合焊盘。然而，随着用于冗余的键合焊盘的加倍，键合焊盘阵列的硅面积与冗余成比例地增加，从而导致高硅面积成本、来自高电容负载的额外能耗，并且导致发热的增加。键合焊盘和连接的加倍不是优选的。

技术实现思路

[0007]根据本专利技术的第一实施例，多芯片模块包括第一集成电路(integrated circuit，IC)晶粒和第二IC晶粒。所述第一IC晶粒具有第一键合焊盘的阵列、多个第一码组电路，以及所述多个第一码组电路与所述第一键合焊盘的阵列之间的第一交织互连。所述第一交织互连包括第一交织图案，所述第一交织图案使得来自不同码组电路的数据耦合到相邻的第一键合焊盘。所述第二IC晶粒具有电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列、多个第二码组电路，以及所述多个第二码组电路与所述第二键合焊盘的阵列之间的第二交织互连，所述第二交织互连包括第二交织图案，所述第二交织图案使得来自不同码组
的数据耦合到相邻的第二键合焊盘。
[0008]所述多芯片模块提供优于现有结构/设备的重要益处和优点。通过对用于传输到不同的IC的数据进行编码以及通过在编码之后对所述数据进行交织，所述第一实施例可以校正一个或多个相邻的键合焊盘短路、检测两个或多个相邻的键合焊盘短路，以及校正两个或多个键合焊盘开路(即使彼此相邻)。键合焊盘短路和键合焊盘开路的校正和检测的级别取决于所述码组电路使用的错误校正码(error correcting code，ECC)和采用的所述交织。因此，所述第一实施例(和随后的实施例)利用减少的译码和键合焊盘冗余保护在多芯片模块的IC晶粒之间传输的数据。
[0009]本专利技术提供了可以与所述实施例中的一个或多个一起使用的各个方面。这些方面可以单独地、双重地或全部地彼此组合。根据所述第一实施例的第一方面，所述多个第一码组电路中的每个第一码组电路直接对应于相应的第二码组电路。根据所述第一实施例的第二方面，所述第一交织互连对至少两个不同的第一码组电路的数据进行交织，以及所述第二交织互连对至少两个不同的对应第二码组电路的数据进行交织。
[0010]根据所述第一实施例的第三方面，所述第一键合焊盘的阵列组织成行和列，以及所述第二键合焊盘的阵列组织成行和列。在该方面中，对于每行第一键合焊盘，相邻的第一键合焊盘对应于不同的第一码组电路，以及对于每列第一键合焊盘，相邻的第一键合焊盘对应于不同的第一码组电路。
[0011]根据所述第一实施例的第四方面，所述多个第一码组电路中的每一个用于校正单个第一键合焊盘短路/开路并检测两个第一键合焊盘短路/开路。此外，根据采用的所述ECC和所述交织图案，可以检测和校正更多数量的短路和开路。
[0012]根据所述第一实施例的第五方面，所述第一交织互连对四个不同的第一码组电路的数据进行交织，以及所述第二交织互连对四个不同的第二码组电路的数据进行交织，所述四个不同的第二码组电路对应于所述四个不同的第一码组电路。在该第五方面中，对于每行第一键合焊盘，所述第一交织互连可以建立对应于所述四个不同的第一码组电路的四路交织图案，以及对于每列第一键合焊盘，所述第一交织互连可以建立对应于所述四个不同的第一码组电路的四路交织图案。
[0013]本专利技术的第二实施例涉及一种维护多芯片模块的第一IC晶粒与第二IC晶粒之间的通信的方法。该方法包括：所述第一IC晶粒产生用于传输到所述第二IC晶粒的数据，所述第一IC晶粒对所述数据进行编码以产生多个码组中的第一编码数据，以及所述第一IC晶粒通过具有第一交织图案的第一交织互连将所述第一编码数据分配到第一键合焊盘的阵列，所述第一交织图案使得所述编码数据耦合到所述第一键合焊盘的阵列，从而使得每个码组的位耦合到不相邻的第一键合焊盘。此外，所述方法包括：所述第二IC晶粒通过电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列并且通过具有对应于所述第一交织图案的第二交织图案的第二交织互连接收所述编码数据，以及所述第二IC晶粒对所述编码数据进行解码以产生解码数据。
[0014]所述第二实施例还包括可以单独或组合应用的多个方面。根据所述第二实施例的第一方面，对所述数据进行编码以产生编码数据包括使用所述第一IC晶粒的多个第一码组电路，以及对所述编码数据进行解码以产生所述解码数据使用所述第二IC晶粒的多个第二码组电路，所述多个第二码组电路直接对应于所述多个第一码组电路。在该第一方面中，所
述第一互连可以对至少两个不同的第一码组电路的数据进行交织，以及所述第二互连可以对至少两个不同的对应第二码组电路的数据进行交织。
[0015]根据所述第二实施例的第二方面，所述第一键合焊盘的阵列组织成行和列，以及所述第二键合焊盘的阵列组织成行和列。在该第二方面中，对于每行第一键合焊盘，相邻的第一键合焊盘可以对应于多个第一码组电路中的不同的第一码组电路，以及对于每列第一键合焊盘，相邻的第一键合焊盘可以对应于多个第一码组电路中的不同的第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种多芯片模块，其特征在于，包括：第一集成电路(integrated circuit，IC)晶粒，具有：第一键合焊盘的阵列；多个第一码组电路；以及所述多个第一码组电路与所述第一键合焊盘的阵列之间的第一交织互连，所述第一交织互连包括第一交织图案，所述第一交织图案使得来自不同码组电路的数据耦合到相邻的第一键合焊盘；以及第二IC晶粒，具有：电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列；多个第二码组电路；以及所述多个第二码组电路与所述第二键合焊盘的阵列之间的第二交织互连，所述第二交织互连包括第二交织图案，所述第二交织图案使得来自不同码组的数据耦合到相邻的第二键合焊盘。2.根据权利要求1所述的多芯片模块，其特征在于，所述多个第一码组电路中的每个第一码组电路直接对应于相应的第二码组电路。3.根据权利要求1至2中任一项所述的多芯片模块，其特征在于：所述第一交织互连对至少两个不同的第一码组电路的数据进行交织；以及所述第二交织互连对至少两个不同的对应第二码组电路的数据进行交织。4.根据权利要求1至3中任一项所述的多芯片模块，其特征在于：所述第一键合焊盘的阵列组织成行和列；以及所述第二键合焊盘的阵列组织成行和列。5.根据权利要求1至4中任一项所述的多芯片模块，其特征在于：对于每行第一键合焊盘，相邻的第一键合焊盘对应于不同的第一码组电路；以及对于每列第一键合焊盘，相邻的第一键合焊盘对应于不同的第一码组电路。6.根据权利要求1至5中任一项所述的多芯片模块，其特征在于，所述多个第一码组电路中的每一个用于校正单个第一键合焊盘短路/开路并检测两个第一键合焊盘短路/开路。7.根据权利要求1至6中任一项所述的多芯片模块，其特征在于：所述第一交织互连对四个不同的第一码组电路的数据进行交织；以及所述第二交织互连对四个不同的第二码组电路的数据进行交织，所述四个不同的第二码组电路对应于所述四个不同的第一码组电路。8.根据权利要求1至7中任一项所述的多芯片模块，其特征在于：对于每行第一键合焊盘，所述第一交织互连建立对应于所述四个不同的第一码组电路的四路交织图案；以及对于每列第一键合焊盘，所述第一交织互连建立对应于所述四个不同的第一码组电路的四路交织图案。9.根据权利要求1至8中任一项所述的多芯片模块，其特征在于，所述多个第一码组电路用于校正至少两个第一键合焊盘短路/开路并检测至少三个第一键合焊盘短路/开路。10.一种维护多芯片模块的第一集成电路(integrated circuit，IC)晶粒与第二IC晶粒之间的通信的方法，其特征在于，所述方法包括：
所述第一IC晶粒产生用于传输到所述第二IC晶粒的数据；所述第一IC晶粒对所述数据进行编码以产生多个码组中的第一编码数据；所述第一IC晶粒通过具有第一交织图案的第一交织互连将所述第一编码数据分配到第一键合焊盘的阵列，所述第一交织图案使得所述编码数据耦合到所述第一键合焊盘的阵列，从而使得每个码组的位耦合到不相邻的第一键合焊盘；所述第二IC晶粒通过电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列并且通过具有对应于所述第一交织图案的第二交织图案的第二交织互连接收所述编码数据；以及所述第二IC晶粒对所述编码数据进行解码以产生解码数据。11.根据权利要求10所述的方法，其特征在于：对所述数据进行编码以产生编码数据包括使用所述第一IC晶粒的多个第一码组电路；以及对...

【专利技术属性】
技术研发人员：顾识群，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：