一种基于处理芯片的编码比特长度确定方法及系统技术方案

技术编号:28052575 阅读:33 留言:0更新日期:2021-04-14 13:16
本发明专利技术提供一种基于处理芯片的编码比特长度确定方法及系统,方法包括:确定量化后的残差矩阵;采用分段拟合法,确定量化后的残差矩阵对应的编码比特长度;根据所述量化后的残差矩阵对应的编码比特长度计算不同模式对应的率失真优化值;选择最小的率失真优化值RDO对应的模式作为最佳预测模式。本发明专利技术利用分段拟合法快速计算残差矩阵对应的编码比特长度,减少计算量,提高确定准确度和速度,另外,本发明专利技术基于量化后的残差矩阵对应的编码比特长度快速计算RDO值,快速模式选择。快速模式选择。快速模式选择。

【技术实现步骤摘要】
一种基于处理芯片的编码比特长度确定方法及系统


[0001]本专利技术涉及编码比特长度估计
,特别是涉及一种基于处理芯片的编码比特长度确定方法及系统。

技术介绍

[0002]CAVLC的全称是Context-Adaptive Varialbe-Length Coding,即基于上下文的自适应变长编码。CAVLC的本质是变长编码,它的特性主要体现在自适应能力上,CAVLC可以根据已编码的数据情况动态的选择编码中使用的码表,并且随时更新拖尾系数后缀的长度,从而获得极高的压缩比。H.264标准中使用CAVLC对4
×
4模块的亮度和色度残差数据进行编码。
[0003]率失真优化RDO(Rate Distortion Optimation)是一种提高视频压缩视频质量的方法,是指针对视频编码所需的数据量(速率)优化失真量(视频质量损失)。虽然它主要由视频编码器使用,但速率失真优化可用于提高任何编码情况(图像,视频,音频或其他)的质量,在这种情况下必须同时做出影响文件大小和质量的决策。
[0004]在实际工程应用时,当图像尺寸和帧率提高时,处理芯片CPU、FPGA或DSP的计算速度也需要提高,但计算速度受限于器件本身的性能,不可能无限提高,只能采用快速算法才能满足更大尺寸、更高分辨率的图像压缩。在使用RDO算法时,需要完成CAVLC算法,得到当前编码模式下的比特长度,才能进行RDO算法,CAVLC算法是一个基于上下文的自适应算法,需要计算到最后才能得出最终的编码比特长度,无法快速得到编码比特长度,从而无法快速计算RDO,进而无法快速选择编码模式。

技术实现思路

[0005]基于此,本专利技术的目的是提供一种基于处理芯片的编码比特长度确定方法及系统,以提高编码比特长度确定的准确性和速度。
[0006]为实现上述目的,本专利技术提供了一种基于处理芯片的编码比特长度确定方法,所述方法包括:
[0007]步骤S1:确定量化后的残差矩阵;
[0008]步骤S2:采用分段拟合法,确定量化后的残差矩阵对应的编码比特长度;
[0009]步骤S3:根据所述量化后的残差矩阵对应的编码比特长度计算不同模式对应的率失真优化值;
[0010]步骤S4:选择最小的率失真优化值对应的模式作为最佳预测模式。
[0011]可选地,所述采用分段拟合法,确定量化后的残差矩阵对应的编码比特长度,具体包括:
[0012]步骤S21:对所述量化后的残差矩阵进行zig-zag扫描,获得扫描矩阵;
[0013]步骤S22:根据所述扫描矩阵确定非零系数个数、拖尾个数、零系数个数和非零系数前零的个数,同时重新排列除拖尾系数以外的非零系数;
[0014]步骤S23:确定非零系数个数对应的编码比特长度;
[0015]步骤S24:确定拖尾比特对应的编码比特长度;
[0016]步骤S25:确定除拖尾系数以外的非零系数的编码比特长度总和的估计值;
[0017]步骤S26:根据零系数个数和非零系数个数进行查表,得到零系数个数对应的编码比特长度;
[0018]步骤S27:根据所述非零系数个数对应的编码比特长度、所述拖尾比特对应的编码比特长度、所述非零系数的编码比特长度总和的估计值和所述零系数个数对应的编码比特长度确定量化后的残差矩阵对应的编码比特长度。
[0019]可选地,所述确定除拖尾系数以外的非零系数的编码比特长度总和的估计值,具体公式为:
[0020][0021]其中,level_length_sum_est为除拖尾系数以外的非零系数的编码比特长度总和的估计值,level(k)为排列除拖尾系数以外的第k个非零系数,trailingones为拖尾个数,totalcoeffs为非零系数个数,ceil为向上取整操作,abs为绝对值,C为补偿比特数。
[0022]可选地,确定补偿比特数的具体公式为:
[0023]若K>2且则C=round(K
·
1.5);
[0024]若K≤4且则
[0025]若K>4且且则C=K;
[0026]若K>4且且则C=-round(K
·
1.5);
[0027]其他情况,则C=0;round()为四舍五入,floor()为向下取整操作。
[0028]可选地,所述根据所述量化后的残差矩阵对应的编码比特长度计算不同模式对应的率失真优化值,具体公式为:
[0029]RDO=ssd+cavlc_length
·
lamda;
[0030]其中,RDO表示率失真优化值,cavlc_length表示量化后的残差矩阵对应的编码比特长度,lamda为拉格朗日系数,ssd为量化后的残差矩阵和重构矩阵的均方误差。
[0031]本专利技术还提供一种基于处理芯片的编码比特长度确定系统,所述系统包括:
[0032]量化后残差矩阵确定模块,用于确定量化后的残差矩阵;
[0033]分段拟合模块,用于采用分段拟合法,确定量化后的残差矩阵对应的编码比特长度;
[0034]率失真优化值确定模块,用于根据所述量化后的残差矩阵对应的编码比特长度计
算不同模式对应的率失真优化值;
[0035]选取模块,用于选择最小的率失真优化值RDO对应的模式作为最佳预测模式。
[0036]可选地,所述分段拟合模块,具体包括:
[0037]扫描单元,用于对所述量化后的残差矩阵进行zig-zag扫描,获得扫描矩阵;
[0038]参数确定单元,用于根据所述扫描矩阵确定非零系数个数、拖尾个数、零系数个数和非零系数前零的个数,同时重新排列除拖尾系数以外的非零系数;
[0039]第一编码比特长度确定单元,用于确定非零系数个数对应的编码比特长度;
[0040]第二编码比特长度确定单元,用于确定拖尾比特对应的编码比特长度;
[0041]第三编码比特长度确定单元,用于确定除拖尾系数以外的非零系数的编码比特长度总和的估计值;
[0042]第四编码比特长度确定单元,用于根据零系数个数和非零系数个数进行查表,得到零系数个数对应的编码比特长度;
[0043]第五编码比特长度确定单元,用于根据所述非零系数个数对应的编码比特长度、所述拖尾比特对应的编码比特长度、所述非零系数的编码比特长度总和的估计值和所述零系数个数对应的编码比特长度确定量化后的残差矩阵对应的编码比特长度。
[0044]可选地,所述确定除拖尾系数以外的非零系数的编码比特长度总和的估计值,具体公式为:
[0045][0046]其中,level_length_sum_est为除拖尾系数以外的非零系数的编码比特长度总和的估计值,level(k)为排列除拖尾系数以外的第k个非零系数,trailingones为拖尾个数,totalcoeffs为非零系数个数,ceil为向上取整操作,abs为绝对值,C为补偿比特数。
[0本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种基于处理芯片的编码比特长度确定方法,其特征在于,所述方法包括:步骤S1:确定量化后的残差矩阵;步骤S2:采用分段拟合法,确定量化后的残差矩阵对应的编码比特长度;步骤S3:根据所述量化后的残差矩阵对应的编码比特长度计算不同模式对应的率失真优化值;步骤S4:选择最小的率失真优化值对应的模式作为最佳预测模式。2.根据权利要求1所述的基于处理芯片的编码比特长度确定方法,其特征在于,所述采用分段拟合法,确定量化后的残差矩阵对应的编码比特长度,具体包括:步骤S21:对所述量化后的残差矩阵进行zig-zag扫描,获得扫描矩阵;步骤S22:根据所述扫描矩阵确定非零系数个数、拖尾个数、零系数个数和非零系数前零的个数,同时重新排列除拖尾系数以外的非零系数;步骤S23:确定非零系数个数对应的编码比特长度;步骤S24:确定拖尾比特对应的编码比特长度;步骤S25:确定除拖尾系数以外的非零系数的编码比特长度总和的估计值;步骤S26:根据零系数个数和非零系数个数进行查表,得到零系数个数对应的编码比特长度;步骤S27:根据所述非零系数个数对应的编码比特长度、所述拖尾比特对应的编码比特长度、所述非零系数的编码比特长度总和的估计值和所述零系数个数对应的编码比特长度确定量化后的残差矩阵对应的编码比特长度。3.根据权利要求2所述的基于处理芯片的编码比特长度确定方法,其特征在于,所述确定除拖尾系数以外的非零系数的编码比特长度总和的估计值,具体公式为:其中,level_length_sum_est为除拖尾系数以外的非零系数的编码比特长度总和的估计值,level(k)为排列除拖尾系数以外的第k个非零系数,trailingones为拖尾个数,totalcoeffs为非零系数个数,ceil为向上取整操作,abs为绝对值,C为补偿比特数。4.根据权利要求3所述的基于处理芯片的编码比特长度确定方法,其特征在于,确定补偿比特数的具体公式为:若K>2且则C=round(K
·
1.5);若K≤4且则若K>4且且则C=K;若K>4且且则C=-round(K
·
1.5);
其他情况,则C=0;round()为四舍五入,floor()为向下取整操作。5.根据权利要求1所述的基于处理芯片的编码比特长度确定方法,其特征在于,所述根据所述量化后的残差矩阵对应的编码比特长度计算不同模式对应的率失真优化值,具体公式为:RDO=ssd+cavlc_length
·
lamda;其中,RDO表示率失真优化值,cavlc_length表示量化后的残差矩阵对应的编码比特长度,lamda为拉格朗日系数,ssd为量化后的残差矩阵和重构矩阵的均方误差。6.一种基于处理芯片的编码比特长度确定系统,其特征在于,所述系...

【专利技术属性】
技术研发人员:张晓峰程寿东田一康
申请(专利权)人:浙江天则通信技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1