一种时钟振荡器电路、电荷泵电路及Flash芯片制造技术

本发明专利技术公开了一种时钟振荡器电路、电荷泵电路及Flash芯片，时钟振荡器OSC产生的第一时钟脉冲CLK，不直接输入至给电荷泵Charge pump，而是经过电平保持模块处理后得到第二时钟脉冲CLKm，再输入至电荷泵Charge pump，经处理后的第二时钟脉冲CLKm，在时钟使能EN=0后，可保持原电平，使电荷泵Charge pump接收到的时钟脉冲等于前一个接收到的时钟脉冲，防止电荷泵Charge pump的输出电压VPP因时钟引起过冲的问题。

【技术实现步骤摘要】
一种时钟振荡器电路、电荷泵电路及Flash芯片
本专利技术涉及半导体集成电路
，尤其涉及的是一种时钟振荡器电路、电荷泵电路及Flash芯片。
技术介绍
Flash外围电路中，电荷泵为Flash提供读，写，擦时所需的高压或负压，对电荷泵产生的电压，例如给FlashWordLine的电压，要求电压可调，建立时间短，纹波小，特别是在读操作时，对纹波的要求更加严格。如图1所示，通常电荷泵输出电压VPP达到目标电压后，会关闭时钟振荡器OSC的使能EN，即关闭时钟CLKx（x=0或1）输入，电荷泵Chargepump即停止工作，输出电压VPP不会再上升。但是，在实际运用中，Chargepump在时钟CLKx的上升沿及下降沿都会进行pump动作，输出电压VPP在一个时钟周期内会上升两个台阶step，时钟在关闭的同时，如果时钟电平不是使能关闭后的电平，必将因使能的关闭多一个上升沿或下降沿，这个多出来的时钟沿将使得Chargepump输出电压VPP超过目标值1个台阶step电压，即产生过冲。因此，现有的技术还有待于改进和发展。
技术实现思路
本专利技术的目的在于提供一种时钟振荡器电路、电荷泵电路及Flash芯片，旨在解决现有的时钟振荡器使能关闭时，引起时钟脉冲多一个下降沿或上升沿导致电荷泵电压过冲的问题。本专利技术的技术方案如下：一种时钟振荡器电路，其中，包括：时钟振荡器OSC，用于产生第一时钟脉冲CLK；电平保持模块，用于将时钟振荡器OSC产生的第一时钟脉冲CLK处理得到第二时钟脉冲CLKm；所述时钟振荡器OSC与电平保持模块连接，时钟振荡器OSC接收时钟使能EN，产生第一时钟脉冲CLK，第一时钟脉冲CLK经过电平保持模块处理后得到第二时钟脉冲CLKm，第二时钟脉冲CLKm输入到电荷泵Chargepump；当时钟使能EN为0时，经过电平保持模块的处理，使电荷泵Chargepump接收到的时钟脉冲等于前一个接收到的时钟脉冲。所述的时钟振荡器电路，其中，所述电平保持模块包括第一与非门、第二与非门和第一非门，所述第一与非门的第一输入端连接时钟振荡器OSC输出的第一时钟脉冲CLK，第一与非门的第二输入端连接第二与非门的输出端，第一与非门的输出端连接第一非门的输入端，第一非门的输出端连接电荷泵Chargepump的输入端，第一与非门的输出端连第二与非门的第一输入端，时钟使能EN经过第七非门的逻辑处理后输入至第二与非门的第二输入端。所述的时钟振荡器电路，其中，所述电平保持模块包括第二非门、第三与非门、第四与非门和第三非门，所述第二非门的输入端连接时钟振荡器OSC输出的第一时钟脉冲CLK，第二非门的输出端与第三与非门的第一输入端连接，第三与非门的第二输入端连接第四与非门的输出端，时钟使能EN经过第七非门的逻辑处理后输入至第四与非门的第二输入端，第四与非门的第一输入端连接第三与非门的输出端，第三与非门的输出端与第三非门的输入端连接，第三非门的输出端连接电荷泵Chargepump的输入端。所述的时钟振荡器电路，其中，所述电平保持模块包括第一或非门、第二或非门和第四非门，所述第一或非门的第一输入端连接时钟振荡器OSC输出的第一时钟脉冲CLK，第一或非门的第二输入端连接第二或非门的输出端，第一或非门的输出端连接第二或非门的第一输入端，时钟使能EN经过第七非门的逻辑处理后输入至第二或非门的第二输入端，第一或非门的输出端连接第四非门的输入端，第四非门的输出端连接电荷泵Chargepump的输入端。所述的时钟振荡器电路，其中，所述电平保持模块包括第五非门、第三或非门、第四或非门和第六非门，所述第五非门的输入端连接时钟振荡器OSC输出的第一时钟脉冲CLK，第五非门的输出端连接第三或非门的第一输入端，第三或非门的第二输入端连接第四或非门的输出端，第三或非门的输出端连接第四或非门的第一输入端，时钟使能EN经过第七非门的逻辑处理后输入至第四或非门的第二输入端，第三或非门的输出端与第六非门的输入端连接，第六非门的输出端连接电荷泵Chargepump的输入端。一种电荷泵电路，其中，包括如上述任一所述的时钟振荡器电路。一种Flash芯片，其中，包括如上述任一所述的时钟振荡器电路。本专利技术的有益效果：本专利技术通过提供一种时钟振荡器电路、电荷泵电路及Flash芯片，时钟振荡器OSC产生的第一时钟脉冲CLK，不直接输入至给电荷泵Chargepump，而是经过电平保持模块处理后得到第二时钟脉冲CLKm，再输入至电荷泵Chargepump，经处理后的第二时钟脉冲CLKm，在时钟使能EN=0后，可保持原电平，使电荷泵Chargepump接收到的时钟脉冲等于前一个接收到的时钟脉冲，防止电荷泵Chargepump的输出电压VPP因时钟引起过冲的问题。附图说明图1是现有技术中时钟使能EN=0时，时钟使能EN、时钟脉冲CLK以及电荷泵的输出电压VPP的信号波形图。图2是本专利技术中时钟振荡器电路的示意图。图3是本专利技术中电平保持模块为实施例1时的示意图。图4是本专利技术中电平保持模块为实施例2时的示意图。图5是本专利技术中电平保持模块为实施例3时的示意图。图6是本专利技术中电平保持模块为实施例4时的示意图。图7是本专利技术中时钟使能EN=0时，前一个第一时钟脉冲CLK处于逻辑电平0状态的情况下，时钟使能EN、第二时钟脉冲CLKm以及电荷泵Chargepump的输出电压VPP的信号波形图。具体实施方式下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。如图2所示，一种时钟振荡器电路，包括：时钟振荡器OSC，用于产生第一时钟脉冲CLK；电平保持模块A1，用于将时钟振荡器OSC产生的第一时钟脉冲CLK处理得到第二时钟脉冲CLKm；所述时钟振荡器OSC与电平保持模块A1连接，时钟振荡器OSC接收时钟使能EN，产生第一时钟脉冲CLK，第一时钟脉冲CLK经过电平保持模块A1处理后得到第二时钟脉冲CLKm，第二时钟脉冲CLKm输入到电荷泵Chargepump；当时钟使能EN为0时，经过电平保持模块A1的处理，使电荷泵Chargepump接收到的时钟脉冲等于前一个接收到的时钟脉冲。其中，本文档来自技高网...

【技术保护点】
1.一种时钟振荡器电路，其特征在于，包括：/n时钟振荡器OSC，用于产生第一时钟脉冲CLK；/n电平保持模块，用于将时钟振荡器OSC产生的第一时钟脉冲CLK处理得到第二时钟脉冲CLKm；/n所述时钟振荡器OSC与电平保持模块连接，时钟振荡器OSC接收时钟使能EN，产生第一时钟脉冲CLK，第一时钟脉冲CLK经过电平保持模块处理后得到第二时钟脉冲CLKm，第二时钟脉冲CLKm输入到电荷泵Charge pump；当时钟使能EN为0时，经过电平保持模块的处理，使电荷泵Charge pump接收到的时钟脉冲等于前一个接收到的时钟脉冲。/n

【技术特征摘要】
1.一种时钟振荡器电路，其特征在于，包括：
时钟振荡器OSC，用于产生第一时钟脉冲CLK；
电平保持模块，用于将时钟振荡器OSC产生的第一时钟脉冲CLK处理得到第二时钟脉冲CLKm；
所述时钟振荡器OSC与电平保持模块连接，时钟振荡器OSC接收时钟使能EN，产生第一时钟脉冲CLK，第一时钟脉冲CLK经过电平保持模块处理后得到第二时钟脉冲CLKm，第二时钟脉冲CLKm输入到电荷泵Chargepump；当时钟使能EN为0时，经过电平保持模块的处理，使电荷泵Chargepump接收到的时钟脉冲等于前一个接收到的时钟脉冲。


2.根据权利要求1所述的时钟振荡器电路，其特征在于，所述电平保持模块包括第一与非门、第二与非门和第一非门，所述第一与非门的第一输入端连接时钟振荡器OSC输出的第一时钟脉冲CLK，第一与非门的第二输入端连接第二与非门的输出端，第一与非门的输出端连接第一非门的输入端，第一非门的输出端连接电荷泵Chargepump的输入端，第一与非门的输出端连第二与非门的第一输入端，时钟使能EN经过第七非门的逻辑处理后输入至第二与非门的第二输入端。


3.根据权利要求1所述的时钟振荡器电路，其特征在于，所述电平保持模块包括第二非门、第三与非门、第四与非门和第三非门，所述第二非门的输入端连接时钟振荡器OSC输出的第一时钟脉冲CLK，第二非门的输出端与第三与非门的第一输入端连接，第三与非门的第二输入端连接第四与非门的输出端，时钟使能EN经过第七非门的逻辑处理后输入至第...

【专利技术属性】
技术研发人员：吴彤彤，王小光，龙冬庆，
申请(专利权)人：深圳市芯天下技术有限公司，
类型：发明
国别省市：广东;44