一种确定block端口时钟域的方法技术

本发明专利技术创造提供了一种确定block端口时钟域的方法，包括以下步骤：S1、在STA工具中得到各个port的timing report；S2、对得到的timing report进行批量的分析处理。本发明专利技术创造有益效果：一种确定block端口时钟域的方法首先对STA工具进行进行必要的设置，读入设计网表，经STA工具分析后输出timing report；然后对timing report进行批量处理得到各个port所属的时钟域，同时批量处理的方法可以写成一个自动执行的脚本，以便于快速调用，同时通过STA工具结合脚本工具自动提取port时钟域信息的方法，具有通用性、高效性、准确性。

【技术实现步骤摘要】
一种确定block端口时钟域的方法
本专利技术创造属于数字电路静态时序分析
，尤其是涉及一种确定block端口时钟域的方法。
技术介绍
数字集成电路产品已经渗透到我们日常生活的方方面面，从简单的电动玩具、路灯控制等到pos机、智能手机、电脑等复杂的应用，这些集成电路的应用场景千差万别，其复杂度也差别巨大。对于复杂的应用场景，集成电路的集成度是很高的，例如5nm的手机处理器麒麟9000中总共集成了153亿个晶体管。面对如此复杂的集成电路，可能需要成百上千人的研发团队，设计过程要采用模块化的设计，将复杂的设计分解为许多个相当简单的功能模块，然后由不同的设计人员分别设计完成，再在顶层将所有的模块集成为一个完整的芯片。另一方面，对于EDA工具及运行EDA工具的服务器来说直接进行芯片级的设计也是不现实的，也需要将整个复杂的设计分解为相对简单的模块，以便于计算机辅助设计。另外模块化设计还有其它一些优点，例如利于模块的复用，从而缩短开发周期，节省开发成本。由此可见，模块化设计是复杂芯片设计中一个非常重要的手段。在整个芯片的开发过程中，时序分析(STA，statictiminganalysis)是很重要的一环，直接决定着最终的芯片是否能正常的工作。进行时序分析工作需要首先确定每个port对应的时钟域。对于模块化的设计来说，模块的端口所属的时钟域是需要设计人员提供给综合、时序分析人员的。设计人员一般是通过自己对设计的了解人工提取的，这种人工的方法可能存在失误。另一方面对于从其它途径得到的IP，可能没有提供port的时钟域信息或者相关的信息不全，这就需要STA人员自己来提取。专利技术创造内容有鉴于此，本专利技术创造旨在提出一种确定block端口时钟域的方法，通过STA工具结合脚本工具自动提取port时钟域信息的方法，具有通用性、高效性、准确性。首先对STA工具进行进行必要的设置，读入设计网表，经STA工具分析后输出timingreport；然后对timingreport进行批量处理得到各个port所属的时钟域，同时批量处理的方法可以写成一个自动执行的脚本，以便于快速调用。为达到上述目的，本专利技术创造的技术方案是这样实现的：一种确定block端口时钟域的方法，包括以下步骤：S1、在STA工具中得到各个port的timingreport；S2、对得到的timingreport进行批量的分析处理。进一步的，执行步骤S1用于获取以下信息：A1、除时钟port外所有的input及outputport；A2、各个port到各个时钟域的timingreport；获取A2中所述的信息时需预先移除所有的clockgroup、caseanalysis、disabletiming、inputdelay、outputdelay。进一步的，获取A2中所述的信息时需要在移除所有的clockgroup、caseanalysis、disabletiming、inputdelay、outputdelay后创建一个临时的virtualclock——V_TMP_ADDED_CLK，然后对所有的inputport设置一个V_TMP_ADDED_CLK时钟上的inputdelay，对所有的outputport设置一个V_TMP_ADDED_CLK时钟上的outputdelay，inputdelay、outputdelay可以为任意值。进一步的，获取A2中所述的信息时，针对每一个inputport报告其到每一个时钟域的timing并将timingreport保存到一个文本i2clk_timing.log中，同时针对每一个outputport报告其来自每一个时钟域的timing并将timingreport保存到一个文本clk2o_timing.log中。进一步的，步骤S2中所述的对得到的timingreport进行批量的分析处理的处理方法包括：B1、设置每个时钟域的delayvalue；B2、对文本i2clk_timing.log、clk2o_timing.log进行预处理；B3、生成inputdelay、outputdelay的sdc文件；B4、最终检查是否所有的port都设置了delay值，如果有port没有设置delay值则自动设置一个默认值。进一步的，步骤S1所述的在STA工具中得到各个port的timingreport的方法包括：C1、将all_inputs-exclude_clock_ports输出结果保存到一个文件中；C2、移除clockgroup、caseanalysis、disabletiming、inputdelay、outputdelay；C3、创建临时virtualclock；C4、针对创建的virtualclock设置inputdelay、outputdelay；C5、报告每一个inputport到每一个时钟域的timing，每一个时钟域到每一个outputport的timing，将结果分别保存在文件中。进一步的，步骤S2所述的对得到的timingreport进行批量的分析处理的方法包括：D1、设置每个时钟域的delayvalue；D2、针对步骤S1输出的timing报告进行分析，找到路径startpoint和endpoint；D3、判断startpoint、endpoint的行是否同时包含clock，包含则进行步骤D4，否则则提取这一行及其下一行后支撑步骤D5；D4、只提取这一行，并将此行的clock进行换行，以方便后续处理；D5、从提取的行里提取相关信息，生成sdc；D6、判断所有的inputport、outputport都设置了delay，是则结束，否则进行步骤D7；D7、对未设置的port另外单独设置delay后结束。相对于现有技术，本专利技术创造所述的一种确定block端口时钟域的方法具有以下优势：(1)本专利技术创造所述的一种确定block端口时钟域的方法，通过STA工具结合脚本工具自动提取port时钟域信息的方法，具有通用性、高效性、准确性。(2)本专利技术创造所述的一种确定block端口时钟域的方法首先对STA工具进行进行必要的设置，读入设计网表，经STA工具分析后输出timingreport；然后对timingreport进行批量处理得到各个port所属的时钟域，同时批量处理的方法可以写成一个自动执行的脚本，以便于快速调用。附图说明构成本专利技术创造的一部分的附图用来提供对本专利技术创造的进一步理解，本专利技术创造的示意性实施例及其说明用于解释本专利技术创造，并不构成对本专利技术创造的不当限定。在附图中：图1为本专利技术创造实施例所述的一种确定block端口时钟域的方法示意图；图2为本专利技术创造实施例所述的在STA工具中得到各个port的timingreport示意图；图3本文档来自技高网...

【技术保护点】
1.一种确定block端口时钟域的方法，其特征在于，包括以下步骤：/nS1、在STA工具中得到各个port的timing report；/nS2、对得到的timing report进行批量的分析处理。/n

【技术特征摘要】
1.一种确定block端口时钟域的方法，其特征在于，包括以下步骤：
S1、在STA工具中得到各个port的timingreport；
S2、对得到的timingreport进行批量的分析处理。


2.根据权利要求1所述的一种确定block端口时钟域的方法，其特征在于，执行步骤S1用于获取以下信息：
A1、除时钟port外所有的input及outputport；
A2、各个port到各个时钟域的timingreport；
获取A2中所述的信息时需预先移除所有的clockgroup、caseanalysis、disabletiming、inputdelay、outputdelay。


3.根据权利要求2所述的一种确定block端口时钟域的方法，其特征在于：获取A2中所述的信息时需要在移除所有的clockgroup、caseanalysis、disabletiming、inputdelay、outputdelay后创建一个临时的virtualclock——V_TMP_ADDED_CLK，然后对所有的inputport设置一个V_TMP_ADDED_CLK时钟上的inputdelay，对所有的outputport设置一个V_TMP_ADDED_CLK时钟上的outputdelay，inputdelay、outputdelay可以为任意值。


4.根据权利要求3所述的一种确定block端口时钟域的方法，其特征在于：获取A2中所述的信息时，针对每一个inputport报告其到每一个时钟域的timing并将timingreport保存到一个文本i2clk_timing.log中，同时针对每一个outputport报告其来自每一个时钟域的timing并将timingreport保存到一个文本clk2o_timing.log中。


5.根据权利要求1所述的一种确定block端口时钟域的方法，其特征在于，步骤S2中所述的对得到的timingreport进行批量的分析处理的处理方法包括：
B1...

【专利技术属性】
技术研发人员：申云飞，肖佐楠，郑茳，
申请(专利权)人：天津国芯科技有限公司，
类型：发明
国别省市：天津;12