优化对存储器系统的信息请求技术方案

一种具有处理装置和控制器的系统，所述控制器通过通信信道可操作地连接到存储器子系统以：存储标识所述存储器子系统的缓冲器的可用容量的量的信息；通过所述通信信道向所述存储器子系统传输一或多个写入命令以将数据存储在所述存储器子系统的存储器组件中，其中所述存储器子系统在所述缓冲器中对所述一或多个写入命令进行排队；通过从所述可用容量的量扣除所述一或多个写入命令所用的缓冲容量的量以产生所述缓冲器的当前可用容量的量来更新所述信息；以及至少部分地基于所述当前可用容量的量来确定是否计算对所述存储器子系统的信息请求。

【技术实现步骤摘要】
【国外来华专利技术】优化对存储器系统的信息请求相关申请本申请要求2018年8月8日提交的标题为“优化对存储器系统的信息请求(OptimizeInformationRequeststoaMemorySystem)”的第16/058,645号美国专利申请的申请日的权益，其整个公开内容特此以引用的方式并入本文中。
本公开的实施例大体上涉及存储器系统，且更具体地说，涉及优化从主机系统传输到存储器系统的信息请求的频率。
技术介绍
存储器子系统可以是存储系统，例如固态驱动器(SSD)，也可以是存储器模块，例如非易失性双列直插式存储器模块(NVDIMM)，且可包含存储数据的一或多个存储器组件。存储器组件可例如为非易失性存储器组件和易失性存储器组件。一般来说，主机系统可利用存储器子系统以在存储器组件处存储数据且从存储器组件检索数据。标准化的通信协议允许主机系统与存储器子系统进行通信，以存储数据和检索数据。例如，JEDEC(电子装置工程设计联合协会)固态技术协会提出了一种用于主机系统与NVDIMM-P存储器模块之间的通信的“DDR5NVDIMM-P总线协议”。JEDEC委员会信函投票委员会：JC-45.6，委员会项目编号2261.13D，主题：“拟议的DDR5NVDIMM-P总线协议”对此协议进行了详细描述，其在此以全文引用的方式并入本文中。附图说明根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。图1说明根据本公开的一些实施例的具有存储器子系统的实例计算系统。图2说明根据本公开的一些实施例的包含信息请求管理器的实例计算系统。图3是根据本公开的一些实施例的优化从主机系统到存储器子系统的信息请求的实例方法的流程图。图4是根据本公开的一些实施例的优化信息请求的详细实例方法的流程图。图5是其中可操作本公开的实施例的实例计算机系统的框图。具体实施方式本公开的至少一些方面涉及优化从主机系统传输到存储器子系统的信息请求以减少通信业务和/或减小功耗。替代地，对请求的此类优化可用于增加响应性，或在响应性与业务量之间创建中间点。存储器子系统在下文还称为“存储器装置”。存储器子系统的实例是通过存储器总线连接到中央处理单元(CPU)的存储器模块，例如双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)、非易失性双列直插式存储器模块(NVDIMM)等。存储器子系统的另一实例是存储系统，例如固态驱动器(SSD)。在一些实施例中，存储器子系统是提供存储器功能和存储功能两者的混合式存储器/存储子系统。一般来说，主机系统可利用包含一或多个存储器组件的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。在一些计算机系统(例如使用NVDIMM-P总线连接的主机系统和存储器子系统)中，用以将数据存储于存储器子系统中的写入命令可在存储器子系统中缓冲以供在未预定的时间段内执行。主机系统可发出命令以向存储器子系统请求信息，所述信息包含指示存储器子系统用于接受新写入命令和其数据的可用容量的信息。指示可用容量的此类信息可称作写入额度(writecredit)。在一些情况下，例如在当前预期存储器子系统不具有可分配给主机系统以发送新写入命令的容量时，发送此类请求可能不会产生有用的结果。发送请求而产生不大可能有用的响应可导致对通信资源的低效使用和/或可增加功耗。本公开的至少一些方面通过主机系统根据已产生有用结果的以往请求的定时的统计数据而调整信息请求的频率来解决以上和其它缺陷。图1说明根据本公开的一些实施例的具有存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如存储器组件109A到109N。存储器组件109A到109N可以是易失性存储器组件、非易失性存储器组件或此类组件的组合。在一些实施例中，存储器子系统110是存储器模块。存储器模块的实例包含DIMM、NVDIMM和NVDIMM-P。在一些实施例中，存储器子系统是存储系统。存储系统的实例是SSD。在一些实施例中，存储器子系统110是混合式存储器/存储子系统。通常，计算环境可包含使用存储器子系统110的主机系统120。例如，主机系统120可将数据写入到存储器子系统110且从存储器子系统110读取数据。主机系统120可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置，或包含存储器和处理装置的此类计算装置。主机系统120可包含或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或将数据写入到存储器子系统110。主机系统120可通过物理主机接口耦合到存储器子系统110。如本文所使用，“耦合到”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有居间组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120还可利用NVM高速(NVMe)接口来访问存储器组件109A到109N。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号的接口。图1说明作为实例的存储器子系统110。一般来说，主机系统120可通过同一通信连接、多个单独通信连接和/或通信连接的组合来访问多个存储器子系统。主机系统120包含处理装置118和控制器116。主机系统120的处理装置118可例如为微处理器、中央处理单元(CPU)、处理器的处理核心、执行单元等。在一些情况下，控制器116可称作存储器控制器、存储器管理单元和/或启动器。在一个实例中，控制器116控制通过耦合在主机系统120与存储器子系统110之间的总线进行的通信。通常，控制器116可向存储器子系统110发送期望访问存储器组件109A到109N的命令或请求。控制器116还可包含用以与存储器子系统110通信的接口电路系统。接口电路系统可将从存储器子系统110接收的响应转换成用于主机系统120的信息。主机系统120的控制器116可与存储器子系统110的控制器115通信以执行操作，例如在存储器组件109A到109N处读取数据、写入数据或擦除数据，以及其它此类操作。在一些情况下，控制器116集成于处理装置118的同一封装内。在其它情况下，控制器116与处理装置118的封装分开。控制器116和/或处理装置118可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器、高速缓冲存储器，或其组合。控制器116和/或处理装置118可以是微控制器、专用逻辑电路系统(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或另一合适的处理器。存储器组件109A到109N可本文档来自技高网...

【技术保护点】
1.一种主机系统，其包括：/n处理装置；以及/n控制器，其通过通信信道可操作地连接到存储器子系统以进行以下操作：/n存储标识所述存储器子系统的缓冲器的可用容量的量的信息；/n通过所述通信信道向所述存储器子系统传输一或多个写入命令以在所述存储器子系统的存储器组件中存储数据，其中所述存储器子系统在所述缓冲器中对所述一或多个写入命令进行排队；/n通过从所述可用容量的量扣除所述一或多个写入命令所用的缓冲容量的量以计算所述缓冲器的当前可用容量的量来更新所述信息；以及/n至少部分地基于所述当前可用容量的量来确定是否产生对所述存储器子系统的信息请求。/n

【技术特征摘要】
【国外来华专利技术】20180808 US 16/058,6451.一种主机系统，其包括：
处理装置；以及
控制器，其通过通信信道可操作地连接到存储器子系统以进行以下操作：
存储标识所述存储器子系统的缓冲器的可用容量的量的信息；
通过所述通信信道向所述存储器子系统传输一或多个写入命令以在所述存储器子系统的存储器组件中存储数据，其中所述存储器子系统在所述缓冲器中对所述一或多个写入命令进行排队；
通过从所述可用容量的量扣除所述一或多个写入命令所用的缓冲容量的量以计算所述缓冲器的当前可用容量的量来更新所述信息；以及
至少部分地基于所述当前可用容量的量来确定是否产生对所述存储器子系统的信息请求。


2.根据权利要求1所述的主机系统，其中所述控制器进一步进行以下操作：
至少部分地基于所述存储器子系统是否已对从所述主机系统传输到所述存储器子系统的读取命令进行响应来确定是否产生对所述存储器子系统的所述信息请求。


3.根据权利要求2所述的主机系统，其中所述控制器进一步进行以下操作：
推迟所述信息请求的产生，直到所述当前可用容量的量小于阈值为止。


4.根据权利要求3所述的主机系统，其中所述控制器进一步进行以下操作：
推迟所述信息请求的产生，直到所述当前可用容量的量小于阈值且所述存储器子系统不具有所述存储器子系统尚未向所述主机系统提供相应响应的读取命令为止。


5.根据权利要求1所述的主机系统，其中所述控制器进一步进行以下操作：
至少部分地基于时间间隔而产生所述信息请求。


6.根据权利要求5所述的主机系统，其中所述控制器进一步进行以下操作：
推迟所述信息请求的产生，直到所述主机系统与所述存储器子系统之间关于所述缓冲器的可用容量的第一通信后经过的时间长于所述时间间隔为止。


7.根据权利要求6所述的主机系统，其中所述控制器进一步进行以下操作：
基于所述主机系统与所述存储器子系统之间关于所述缓冲器的可用容量的所述第一通信与第二通信之间的时间段来更新所述时间间隔。


8.根据权利要求7所述的主机系统，其中进一步基于在所述第一通信中分配给所述主机系统的所述缓冲器可用容量的量来更新所述时间间隔。


9.根据权利要求1所述的主机系统，其中所述处理装置进一步进行以下操作：
预测在所述存储器子系统中可用于分配给所述主机系统以传输写入命令的所述缓冲器容量的量；以及
推迟所述信息请求的产生，直到所述预测量高于阈值为止。


10.根据权利要求1所述的主机系统，其中所述存储器组件包含非易失性存储器；所述主机系统与所述存储器子系统之间的所述通信信道包含：
命令总线，其用以传输所述一或多个写入命令；
数据总线，其用以传输所述一或多个写入命令所请求存储的所述数据；以及
事务总线，其用以将对所述信息请求的响应信号从所述存储器系统传输到所述主机系统。


11.根据权利要求10所述的主机系统，其中所述写入命令、所述信息请求和所述响应信号符合用于非易失性双列直插式存储器模块的通信协议。


12.一种方法，其包括：
通过通信信道在耦合到存储器子系统的主机系统中存储信息，所述信息...

【专利技术属性】
技术研发人员：T·C·迈耶罗维茨，D·巴维什，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US