半导体器件结构及其形成方法技术

本揭露的各种实施例涉及一种半导体器件结构，所述半导体器件结构包括上覆在结合垫上的凸块结构。结合垫设置在半导体衬底之上。刻蚀停止层上覆在结合垫上。缓冲层设置在结合垫之上且将刻蚀停止层与结合垫隔开。凸块结构包括基部部分及上部部分，基部部分接触结合垫的上表面，上部部分延伸穿过刻蚀停止层及缓冲层。凸块结构的基部部分具有第一宽度或直径且凸块结构的上部部分具有第二宽度或直径。第一宽度或直径大于第二宽度或直径。

【技术实现步骤摘要】
半导体器件结构及其形成方法
本揭露实施例涉及半导体器件结构及其形成方法。
技术介绍
半导体芯片用于各种各样的电子器件及其他器件中且是众所周知的。如今这种芯片的广泛使用以及消费者对更强大及更紧密(compact)的器件的需求要求芯片制造商持续减小这些芯片的实体大小及持续增加这些芯片的功能。这种按比例缩小工艺(scaling-downprocess)通常通过提高生产效率及降低相关成本来提供有益效果。然而，由于特征大小持续减小，因此制作工艺持续变得更加难以执行。因此，形成大小越来越小的可靠的半导体器件是一项挑战。
技术实现思路
在本揭露实施例提供一种半导体器件结构。所述半导体器件结构包括：结合垫，设置在半导体衬底之上；刻蚀停止层，上覆在所述结合垫上；缓冲层，设置在所述结合垫之上且将所述刻蚀停止层与所述结合垫隔开；以及凸块结构，包括基部部分及上部部分，所述基部部分接触所述结合垫的上表面，所述上部部分延伸穿过所述刻蚀停止层及所述缓冲层，其中所述凸块结构的所述基部部分具有第一宽度或直径且所述凸块结构的所述上部部分具有第二宽度或直径，所述第一宽度或直径大于所述第二宽度或直径。在本揭露实施例另提供一种半导体器件结构。所述半导体器件结构包括：内连结构，上覆在衬底上，所述内连结构包括最顶部导电配线；钝化结构，上覆在所述内连结构上；结合垫，上覆在所述最顶部导电配线上，其中所述结合垫延伸穿过所述钝化结构且直接接触所述最顶部导电配线的顶表面，其中所述结合垫具有在垂直方向上位于所述结合垫的顶表面下方的上表面，且其中所述结合垫的所述上表面在垂直方向上位于所述钝化结构的顶表面下方；刻蚀停止层，上覆在所述结合垫及所述钝化结构上；缓冲层，设置在所述刻蚀停止层与所述结合垫之间，其中所述结合垫沿着所述缓冲层的下侧连续地延伸并以杯状包围所述缓冲层的所述下侧；以及凸块结构，包括基部部分及上部部分，所述基部部分接触所述结合垫的所述上表面且设置在所述缓冲层内，所述上部部分从所述基部部分向上延伸且延伸穿过所述刻蚀停止层及所述缓冲层，其中所述基部部分具有在所述缓冲层内界定的第一宽度，且所述上部部分具有在所述缓冲层的顶表面上方界定的第二宽度，且其中所述第一宽度大于所述第二宽度。在本揭露实施例提供一种形成半导体器件结构的方法。所述形成半导体器件结构的方法包括：在导电配线之上形成钝化结构；在所述导电配线之上形成结合垫，其中所述结合垫悬在所述钝化结构上；在所述结合垫之上沉积缓冲层；在所述缓冲层及所述钝化结构之上沉积刻蚀停止层；在所述刻蚀停止层之上沉积上部介电结构；对所述缓冲层、所述刻蚀停止层及所述上部介电结构执行干式刻蚀工艺，所述干式刻蚀工艺界定上覆在所述结合垫的上表面上的凸块结构开口，其中在所述干式刻蚀工艺之后，所述缓冲层的一部分上覆在所述结合垫的所述上表面上；对所述缓冲层执行湿式刻蚀工艺，所述湿式刻蚀工艺移除所述缓冲层的上覆在所述结合垫的所述上表面上的所述一部分，其中所述湿式刻蚀工艺使所述凸块结构开口扩大且暴露出所述结合垫的所述上表面；以及在所述凸块结构开口中形成凸块结构。附图说明结合附图阅读以下详细说明，会最好地理解本揭露的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。图1示出具有上覆在结合垫(bondpad)上的凸块结构的互补金属氧化物半导体(complementarymetal-oxidesemiconductor，CMOS)芯片的一些实施例的剖视图，其中结合垫上覆在与半导体器件电耦合的内连结构上。图2示出上覆在结合垫上的凸块结构的一些实施例的立体图。图3示出图1的凸块结构的一些替代实施例的剖视图。图4示出图3的凸块结构的一段的放大视图(close-upview)的一些实施例的剖视图。图5A及图5B示出图1的凸块结构的一些替代实施例的剖视图。图6示出具有设置在衬底之上的多个半导体器件、上覆在衬底上的内连结构以及上覆在内连结构上的凸块结构的互补金属氧化物半导体(CMOS)芯片的一些实施例的剖视图。图7到图18示出形成上覆在结合垫上的凸块结构的方法的一些实施例的剖视图。图19以流程图的形式示出一种方法，其示出形成上覆在结合垫上的凸块结构的方法的一些实施例。[符号的说明]100、600：互补金属氧化物半导体(CMOS)芯片102：衬底103、624：源极/漏极区104：半导体器件105：栅极电介质106：内连结构107：内连介电结构108、644b、644c、644d：导通孔109、622：侧壁间隔件110：导电配线110a：最顶部导电配线111：栅极电极112：钝化结构114：结合垫114a：上部结合垫层114b：下部结合垫层114c：中心区114p：外围区114us、116us、302u：上表面116：缓冲层118：刻蚀停止层118ls：下表面120：凸块结构120a：上部导电结构120b：下部导电结构120bp：基部部分120cs：弯曲外侧壁/弯曲侧壁120cs1：第一弯曲侧壁120cs2：第二弯曲侧壁120s1、120s2：侧壁120ss1：第一倾斜侧壁120ss2：第二倾斜侧壁120ss3：第三倾斜侧壁120u：上部部分120vs：垂直外侧壁/垂直侧壁200：立体图300、400、500a、500b、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800：剖视图302：下部介电层304：上部介电层306：介电结构402：第一水平线404：第二水平线602：第一半导体器件区604：第二半导体器件区608：浅沟槽隔离(STI)区610、611、612：晶体管614：栅极电极618：栅极介电层626a、626b、626c、626d：金属间介电(IMD)层626e：金属间介电(IMD)层/最顶部IMD层638a：导电配线层/底部导电配线层638b、638c：导电配线层638d：导电配线层/最上部导电配线层640：介电保护层644a：导通孔/底部导通孔650：深沟槽隔离结构660：导电结合结构702、906、1102、1404：掩蔽层802：结合垫开口902：导电层904：金属保护层1202：深沟槽隔离结构开口1402：上部介电结构1502：凸块结构开口1900：方法1902、1904、1906、1908、1910、191本文档来自技高网...

【技术保护点】
1.一种半导体器件结构，包括：/n结合垫，设置在半导体衬底之上；/n刻蚀停止层，上覆在所述结合垫上；/n缓冲层，设置在所述结合垫之上且将所述刻蚀停止层与所述结合垫隔开；以及/n凸块结构，包括基部部分及上部部分，所述基部部分接触所述结合垫的上表面，所述上部部分延伸穿过所述刻蚀停止层及所述缓冲层，其中所述凸块结构的所述基部部分具有第一宽度或直径且所述凸块结构的所述上部部分具有第二宽度或直径，所述第一宽度或直径大于所述第二宽度或直径。/n

【技术特征摘要】
20191001 US 16/589,3771.一种半导体器件结构，包括：
结合垫，设置在半导体衬底之上；
刻蚀停止层，上覆在所述结合垫上；
缓冲层，设置在所述结合垫之上且将所述刻蚀停止层与所述结合垫隔开；以及
凸块结构，包括基部部分及上部部分，所述基部部分接触所述结合垫的上表面，所述上部部分延伸穿过所述刻蚀停止层及所述缓冲层，其中所述凸块结构的所述基部部分具有第一宽度或直径且所述凸块结构的所述上部部分具有第二宽度或直径，所述第一宽度或直径大于所述第二宽度或直径。


2.根据权利要求1所述的半导体器件结构，其中所述凸块结构的所述基部部分在弯曲侧壁处与所述缓冲层交会，且所述凸块结构的所述上部部分在垂直侧壁处与所述刻蚀停止层交会。


3.根据权利要求1所述的半导体器件结构，其中所述刻蚀停止层是由第一材料构成且所述缓冲层是由与所述第一材料不同的第二材料构成。


4.根据权利要求1所述的半导体器件结构，其中所述凸块结构的底表面与所述缓冲层的底表面对齐。


5.根据权利要求1所述的半导体器件结构，其中所述凸块结构的所述上部部分包括：
下部导电结构，包含第一导电材料；以及
上部导电结构，设置在所述下部导电结构之上，其中所述上部导电结构包含与所述第一导电材料不同的第二导电材料。


6.根据权利要求1所述的半导体器件结构，
其中所述结合垫的所述上表面包括外围区及中心区，所述外围区在所述半导体衬底的上表面之上具有第一高度，所述中心区在所述半导体衬底的所述上表面之上具有第二高度，所述第一高度大于所述第二高度；且
其中所述凸块结构的所述基部部分在第三高度处与所述凸块结构的所述上部部分交会，所述第三高度小于所述第一高度且大于所述第二高度。


7.一种半导体器件结构，包括：
内连结构，上覆在衬底上，所述内连结构包括最顶部导电配线；
钝化结构，上覆在所述内连结构上；
结合垫，上覆在所述最顶部导电配线上，其中所述结合垫延伸穿过所述钝化结构且直接接触...

【专利技术属性】
技术研发人员：朱景升，徐晨祐，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71