一种基于AXI总线的RapidIO接口转换方法技术

本发明专利技术涉及一种基于AXI总线的RapidIO接口转换方法，RapidIO是一种高性能、低能耗的基于包交换的交叉开关互联技术，以其高速率、低延迟和高可靠性在片上系统中得到广泛集成与应用。SOC中集成RapidIO IP离不开片上总线网络的支持，AXI与Avalon是片上总线中最为常用的两种类型。本发明专利技术为实现对仅支持Avalon接口的RapidIO IP实现跨平台应用，设计了Avalon总线与AXI总线间的转接桥，该转接桥全面支持了RapidIO的地址映射与字节对齐方式，使RapidIO数据包与AXI读写请求可以进行相互自由转换，增加了该型RapidIO IP跨总线网络使用的能力。

【技术实现步骤摘要】
一种基于AXI总线的RapidIO接口转换方法
本专利技术涉及一种基于AXI总线的RapidIO接口转换方法，属于片上总线接口转换

技术介绍
随着航空、航天等复杂嵌入式计算领域的发展，系统对内部模块间的数据传输速度要求越来越高，传统的总线技术难以满足日益增长的带宽需求，在这样的发展背景下，RapidIO协议应用而生。RapidIO是一种高性能低引脚的基于包交换的交叉开关互联技术，非常适合于高性能嵌入式系统内的数据通信。RapidIO在SOC中的集成离不开片上总线，AXI与Avalon是两种最为常用的总线类型，AXI总线是一种面向大带宽、低延迟的高性能总线，Avalon总线则注重于简单易用与传输效率。
技术实现思路
本专利技术的技术解决问题是：克服现有技术的不足，提供一种在不影响原有RapidIO配置方法、数据通信等基本功能的情况下，支持AXI协议的RapidIOIP。本专利技术的技术解决方案是：一种基于AXI总线的RapidIO接口转换方法，对于由AvalonMaster到AXIMaster接口的转换，具体包括以下步骤：11)将带有Avalon接口的RapidIOIP产生的读写数据包，转化为符合Avalon总线规范的Input/OuputMasterAvalon_mm总线的操作请求；12)对Avalon总线中的数据、地址及控制信号的值，根据总线信号定义、RapidIO的地址映射与对齐方式，进行信号值的转换，计算获得Avalon总线中的数据、地址及控制信号在AXI总线协议下相应信号的值；13)对Avalon总线的操作请求进行读/写分离，将其划分为符合AXI总线规范的写地址、写数据、写响应、读地址、读数据五种通道类型，并将读/写分离获得的五种通道类型的相关信号存储到对应的异步FIFO中；14)读取步骤13)所述异步FIFO中相关信号的值，根据AXI总线和Avalon总线的的时序规范，产生相应的AXI请求及应答信号，最终实现总线接口的转换。一种基于AXI总线的RapidIO接口转换方法，对于由AXISlave到AvalonSlave接口的转换，具体包括以下步骤：21)对来自AXI总线中的数据、地址及控制信号的值，根据Avalon总线信号定义、RapidIO的地址映射与对齐方式，计算获得AXI总线中的数据、地址及控制信号在Avalon总线协议下相应信号的值；22)对AXI总线的操作请求进行读/写分离，进行信号值的转换，将其转换为相应的Avalon信号，并将操作请求对应的Avalon信号存储到对应的异步FIFO中；23)读取22)所述异步FIFO中Avalon信号的信号值，根据AXI总线和Avalon总线的时序规范，产生相应的Avalon请求及应答信号，实现总线接口转换；24)将转化后符合Avalon总线规范的操作请求转化为RapidIOIP的读写数据包，并发送到RapidIO的数据链路上。本专利技术与现有技术相比有益效果为：1)本专利技术从RapidIO协议的对齐方式出发，深入分析了RapidIO与Avalon、Avalon与AXI中参数间的映射过程。2)本专利技术通过分析两种总线间的差别，确定了二者间的时序转换方法，实现了转接桥的时序设计。3)本专利技术所实现的转接桥无疑增加了RapidIO的跨平台使用能力。4)转接桥所实现的通用AXI接口，一定程度加速了RapidIO在SOC中的部署与设计。本专利技术通过搭建验证平台，验证了针对RapidIO协议设计的转接桥的有效性，确保了带有Avalon总线的RapidIO模块可以正常挂载到AXI总线中，满足了实际的应用需求。附图说明图1为仅支持Avalon总线接口的RapidIOIP结构；图2为本专利技术所设计的转接桥基本结构；图3为本专利技术所设计的验证平台结构；图4为AXI/Avalon转接桥在AXI总线网络中的连接方式；图5为AXISlave读操作到AvalonSlave读操作转换前后信号波形；图6为AXISlave写操作到AvalonSlave写操作转换前后信号波形；图7为AvalonMaster读操作到AXIMaster读操作转换前后信号波形；图8为AvalonMaster写操作到AXIMaster写操作转换前后信号波形。具体实施方式本专利技术为实现对带有Avalon接口的RapidIO进行跨平台集成，设计了Avalon总线与AXI总线间的转接桥，该转接桥全面支持了RapidIO的地址映射与字节对齐方式，使RapidIO数据包与AXI读写请求可以进行相互转换。一种基于AXI总线的RapidIO接口转换方法，对于由AvalonMaster到AXIMaster接口的转换，具体包括以下步骤：11)将带有Avalon接口的RapidIOIP产生的读写数据包，转化为符合Avalon总线规范的Input/OuputMasterAvalon_mm总线的操作请求；12)对Avalon总线中的数据、地址及控制信号的值，根据总线信号定义、RapidIO的地址映射与对齐方式，进行信号值的转换，计算获得Avalon总线中的数据、地址及控制信号在AXI总线协议下相应信号的值；13)对Avalon总线的操作请求进行读/写分离，将其划分为符合AXI总线规范的写地址、写数据、写响应、读地址、读数据五种通道类型，并将读/写分离获得的五种通道类型的相关信号存储到对应的异步FIFO中；14)读取步骤13)所述异步FIFO中相关信号的值，根据AXI总线和Avalon总线的的时序规范，产生相应的AXI请求及应答信号，最终实现总线接口的转换。步骤11)所述的读写数据包，包括协议规定的NWRITE、SWRITE、NREAD、NREAD_R四种数据包格式，对于除此以外的其他数据包请求不在本专利技术所述转接桥的应用范围之内。步骤12)所述进行信号值转换的类型包括：AvalonMaster读操作到AXIMaster读操作的转换与AvalonMaster写操作到AXIMaster写操作的转换。步骤12)所述Avalon总线中需要进行值转换的数据、地址及控制信号包括address信号、burstcount信号与byteenable信号。步骤12)所述进行信号值的转换具体转换过程为：若是AvalonMaster读操作到AXIMaster读操作的转换，则AXI总线中araddr的高24位与Avalonaddress的对应位相等，低8位等于Avalonbyteenable信号表示为16位二进制后，最低位'1'所在的位置(从0开始计数)；AXI总线中arlen等于Avalon中burstcount值减1；AXI总线中arsize需要根据Avalonbyteenable信号表示为16位二进制后，包含'1'的个数计算，若'1'的个数为x，则arsize＝log2x，AXI总线本文档来自技高网...

【技术保护点】
1.一种基于AXI总线的RapidIO接口转换方法，其特征在于，对于由Avalon Master到AXI Master接口的转换，包括步骤如下：/n11)将带有Avalon接口的RapidIO IP产生的读写数据包，转化为符合Avalon总线规范的Input/Ouput Master Avalon_mm总线的操作请求；/n12)对Avalon总线中的数据、地址及控制信号的值，根据总线信号定义、RapidIO的地址映射与对齐方式，进行信号值的转换，计算获得Avalon总线中的数据、地址及控制信号在AXI总线协议下相应信号的值；/n13)对Avalon总线的操作请求进行读/写分离，将其划分为符合AXI总线规范的写地址、写数据、写响应、读地址、读数据五种通道类型，并将读/写分离获得的五种通道类型的相关信号存储到对应的异步FIFO中；/n14)读取步骤13)所述异步FIFO中相关信号的值，根据AXI总线和Avalon总线的的时序规范，产生相应的AXI请求及应答信号，最终实现总线接口的转换。/n

【技术特征摘要】
1.一种基于AXI总线的RapidIO接口转换方法，其特征在于，对于由AvalonMaster到AXIMaster接口的转换，包括步骤如下：
11)将带有Avalon接口的RapidIOIP产生的读写数据包，转化为符合Avalon总线规范的Input/OuputMasterAvalon_mm总线的操作请求；
12)对Avalon总线中的数据、地址及控制信号的值，根据总线信号定义、RapidIO的地址映射与对齐方式，进行信号值的转换，计算获得Avalon总线中的数据、地址及控制信号在AXI总线协议下相应信号的值；
13)对Avalon总线的操作请求进行读/写分离，将其划分为符合AXI总线规范的写地址、写数据、写响应、读地址、读数据五种通道类型，并将读/写分离获得的五种通道类型的相关信号存储到对应的异步FIFO中；
14)读取步骤13)所述异步FIFO中相关信号的值，根据AXI总线和Avalon总线的的时序规范，产生相应的AXI请求及应答信号，最终实现总线接口的转换。


2.根据权利要求1所述的一种基于AXI总线的RapidIO接口转换方法，其特征在于，步骤11)所述的读写数据包，包括协议规定的NWRITE、SWRITE、NREAD、NREAD_R四种数据包格式。


3.根据权利要求2所述的一种基于AXI总线的RapidIO接口转换方法，其特征在于，步骤12)所述进行信号值转换的类型包括：AvalonMaster读操作到AXIMaster读操作的转换与AvalonMaster写操作到AXIMaster写操作的转换。


4.根据权利要求2或3所述的一种基于AXI总线的RapidIO接口转换方法，其特征在于，步骤12)所述Avalon总线中需要进行值转换的数据、地址及控制信号包括address信号、burstcount信号与byteenable信号。


5.根据权利要求4所述的一种基于AXI总线的RapidIO接口转换方法，其特征在于，步骤12)所述进行信号值的转换具体转换过程为：若是AvalonMaster读操作到AXIMaster读操作的转换，则AXI总线中araddr的高24位与Avalonaddress的对应位相等，低8位等于Avalonbyteenable信号表示为16位二进制后，最低位'1'所在的位置(从0开始计数)；AXI总线中arlen等于Avalon中burstcount值减1；AXI总线中arsize需要根据Avalonbyteenable信号表示为16位二进制后，包含'1'的个数计算，若'1'的个数为x，则arsize＝log2x，AXI总线中数据信号ardata则与Avalon中readdata相等。


6.根据权利要求4所述的一种基于AXI总线的RapidIO接口转换方法，其特征在于，步骤12)所述进行信号值的转换具体转换过程为：若是AvalonMaster写操作到AXIMaster写操...

【专利技术属性】
技术研发人员：郝帅，于立新，庄伟，钟逸舟，飞海东，张晓晨，吴晓静，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京;11