电压调节器制造技术

提供了一种电压调节器，该电压调节器可以调节最大电流和短路电流比以便可以显著地增加最大电流和减小短路电流。用于限制输出电压端的电流值的第一限流电路是由Ｐ沟道ＭＯＳ晶体管（２，４）、Ｎ沟道ＭＯＳ晶体管（３）和电阻（２１和２２）组成。用于检测输出电压端的减小并且限制输出电压端的电流值的第二限流电路是由Ｐ沟道ＭＯＳ晶体管（２，４）、Ｎ沟道ＭＯＳ晶体管（３）和电阻（２０、２１和２２）组成。通过使用这些电路，可以显著地增加最大电流和减小短路电流。（*该技术在2022年保护过期，可自由使用*）

Voltage regulator

A voltage regulator that regulates maximum current and short circuit current ratio so as to significantly increase maximum current and reduce short-circuit current. A first current limiting circuit for limiting the current value of an output voltage terminal is composed of a P channel MOS transistor (2, 4), a N channel MOS transistor (3), and a resistor (21 and 22). For the detection of the output voltage is reduced and the current value of the output voltage terminal second current limiting circuit is composed of P channel MOS transistor (2, 4), N channel MOS transistor (3) and (20, 21 and 22 resistance). By using these circuits, the maximum current and the short circuit current can be significantly increased. \ue5cf

【技术实现步骤摘要】

本专利技术涉及一种电路电压调节器。
技术介绍
图2是显示常规电压调节器的一个结构例的方框图。P沟道MOS晶体管1的源极端和漏极端串联连接在输入端101和输出端103之间。P沟道MOS晶体管1的栅极端与微分放大电路10的输出端相连。微分放大电路10的输入端分别与参考电压源11的输出电压端和分压电路12的输出电压端相连。微分放大电路10比较参考电压源11的电压和分压电路12的输出电压，保持参考电压源11的输出电压端的电压与分压电路12的输出电压端的电压相同，并且控制P沟道MOS晶体管1的栅极电压以便使输出端103电压的保持为一个预定值。为了在电压调节器的输出端103短路的情况下限制电流值并且防止P沟道MOS晶体管1过热，提供了一个具有与P沟道MOS晶体管1共栅极和共源极的栅极和源极的P沟道MOS晶体管2，一个插在输出端和P沟道MOS晶体管2的漏极端之间的电阻21，一个与输入端连接的电阻22，以及一个漏极端与电阻22串联的N沟道MOS晶体管3。输出端103与N沟道MOS晶体管3的漏极端相连。N沟道MOS晶体管3的栅极端与P沟道MOS晶体管2的漏极端相连。N沟道MOS晶体管3的基极端与接地端102相连。N沟道MOS晶体管3的漏极端与P沟道MOS晶体管4的栅极端相连。P沟道MOS晶体管4的源极端与输入端101相连。P沟道MOS晶体管4的漏极端与P沟道MOS晶体管1的栅极端相连。当电流流进P沟道MOS晶体管1时，电流基于根据P沟道MOS晶体管1和P沟道MOS晶体管2的沟道长度和沟道宽度比决定的比例流进P沟道MOS晶体管2。电阻21两端间的电压被输入到由电阻22和N沟道MOS晶体管3组成的反向电路中并且反向电路的输出被输入到插在P沟道MOS晶体管1的栅极和源极之间的P沟道MOS晶体管4的栅极上以便使P沟道MOS晶体管4导通/截止。因而，P沟道MOS晶体管1的栅极和源极之间的电压可以被调节以便使流进输出端103的电流可以被控制为一个特定值。下面说明电路的工作。如果输出端103由接地端102短路，就会有大电流流进P沟道MOS晶体管1的趋势。此时，根据P沟道MOS晶体管1和P沟道MOS晶体管2的沟道长度和沟道宽度比决定的电流流进P沟道MOS晶体管2。电阻21两端的电压被升高到与当前值成比例。当电压超过N沟道MOS晶体管3的阈值电压时，N沟道MOS晶体管3导通并且P沟道MOS晶体管4的栅极和源极之间的电压被升高。因此，P沟道MOS晶体管4趋向导通状态。如果P沟道MOS晶体管4向导通状态转换，P沟道MOS晶体管1的栅极电压接近输入端101的电位。因而，P沟道MOS晶体管1的栅极和源极之间的电压变小以便其能够被向截止状态转换。通过此类操作，流进P沟道MOS晶体管1的电流被限制和减小。图3显示了流进输出端103的输出电流和此时输出电压之间的特性。如图3所示，输出电流随着输出电压的减小从最大电流Im减小。然后，当输出电压为零，即，输出端103由于接地端102短路时，它就变成短路电流值Is。由于N沟道MOS晶体管3的源极电位和基极电位不同导致N沟道MOS晶体管3的阈值电压由于后栅极效应而变化的事实获得了解这个特性的结构。当电压调节器的输出电压减小时，N沟道MOS晶体管3的阈值电压由于后栅极效应而变低。当N沟道MOS晶体管3的阈值电压由于后栅极效应而变低时，即使流进电阻21的电流很小，N沟道MOS晶体管3也被导通。因而，流进P沟道MOS晶体管1的电流变小。所以获得如图3所示的特性，它是由一条固定的直线和随后的反向斜线表示的(例如见专利对比文件1)。专利文件JP 07-74976 B(图1和3)最大电流Im是在与输出端103连接的设备中使用的电流。因而要求这个电流最大。另外，短路电流Is是当输出端由于接地端短路时产生的电流。因而，要求这个电流最小。然而，对于具有上述结构的电压调节器，Im与Is的比取决于N沟道MOS晶体管3的后栅极效应。因而，电压调节器的最大电流Im和短路电流Is的比是不能被调节的。所以就有最大电流不能很大并且短路电流不能很小的问题。
技术实现思路
为了解决上述提到的问题，根据本专利技术的电压调节器，使用的结构中通过输出电压改变用于检测输出电流的电阻值并且根据输出电压来改变受限电流。所以，根据本申请的专利技术，提供了一种根据输出电压来控制流进输出电压端的电流的电压调节器，包括具有第一电导率类型的第一MOS晶体管，该晶体管的源极端与输入电压端相连并且其漏极端与输出电压端相连；具有两个输入端的微分放大电路，该微分放大电路的输出端与第一MOS晶体管的栅极端相连；连接在微分放大电路的一个输入端和接地端之间的第一参考电压源，该参考电源的输出端与微分放大电路的一个输入端相连；以及连接在输出电压端和接地端之间的分压电路，该分压电路的输出电压端与微分放大电路的另一个输入端相连。本专利技术的电压调节器还包括具有第一电导率类型的第二MOS晶体管，该晶体管的栅极端和源极端分别与与其共栅极和共源极的第一MOS晶体管的栅极端和源极端相连；以及连接在输出电压端和第二MOS晶体管的漏极端之间的第一电阻。本专利技术的电压调节器还包括具有第二电导率类型的MOS晶体管，该晶体管的源极端与输出电压端相连，栅极端与第二MOS晶体管的漏极端相连，并且基极端与接地端相连；以及连接在输入电压端和具有第二电导率类型的MOS晶体管的漏极端之间的第二电阻。本专利技术的电压调节器还包括具有第一电导率类型的第三MOS晶体管，该晶体管的源极端与输入电压端相连，栅极端与具有第二电导率类型的MOS晶体管的漏极端相连，并且漏极端与第一MOS晶体管的栅极端相连；连接在第一电阻和输出电压端之间的第三电阻；具有第一电导率类型的第四MOS晶体管，该晶体管的漏极端和源极端与第三电阻并联。此外，本专利技术的电压调节器，其特征在于第四MOS晶体管的栅极电压低于特定的输出电压。此外，根据本专利技术的第一方面提供了一种电压调节器，其特征在于第四MOS晶体管的栅极端与接地端相连。此外，提供了一种电压调节器，其特征在于第四MOS晶体管的栅极端与分压电路的输出端相连。此外，提供了一种电压调节器还包括一个将参考电压(V1)设置成比特定的输出电压低的第二参考电压源，其特征在于第四MOS晶体管的栅极端与第二参考电压源相连。此外，根据本申请的专利技术，提供了一个根据输出电压控制流进输出电压端的电流的电压调节器，包括具有第一电导率类型的第一MOS晶体管，该晶体管的源极端与输入电压端相连并且漏极端与输出电压端相连。本专利技术的电压调节器还包括一个连接在接地端和输出电压端之间的分压电路；一个参考电压源；一个微分放大电路，该微分放大电路的输出端与第一MOS晶体管的栅极端相连并且其两个输入端分别与参考电压源的输出端和分压电路的输出电压端相连；一个用于限制输出电压端电流值的第一限流电路；以及一个用于检测输出电压端电压减少的电压检测器。本专利技术的电压调节器，其特征在于还包括第二限流电路，用于限制输出电压端的电流值为一个限定的电流值或者一个小于第一限流电路的电流值；以及开关元件，用于当由电压检测器检测的输出电压端的电压为一个特定的或者更低的电压值时从第一限流电路切换到第二限流电路。此外，第二限流电路包括一个具有第一电导率类型的第二M0S晶体管，该晶体管的源极本文档来自技高网...

【技术保护点】
一种用于根据输出电压控制流进输出电压端的电流的电压调节器，包括： 一个具有第一电导率类型的第一ＭＯＳ晶体管，该晶体管的源极端与输入电压端相连并且其漏极端与输出电压端相连； 一个具有两个输入端的微分放大电路，该微分放大电路的输出端与第一ＭＯＳ晶体管的栅极端相连； 连接在微分放大电路的一个输入端和接地端之间的一个第一参考电压电路，该第一参考电压电路的输出端与微分放大电路的一个输入端相连； 连接在输出电压端和接地端之间的一个分压电路，该分压电路的输出电压端与微分放大电路的另一个输入端相连； 具有第一电导率类型的一个第二ＭＯＳ晶体管，该晶体管的栅极端和源极端分别和与其共栅极和共源极的第一ＭＯＳ晶体管的栅极端和源极端相连； 连接在输出电压端和第二ＭＯＳ晶体管的漏极端之间的一个第一电阻； 具有第二电导率类型的一个ＭＯＳ晶体管，该晶体管的源极端与输出电压端相连，栅极端与第二ＭＯＳ晶体管的漏极端相连，并且基极端与接地端相连； 连接在输入电压端和具有第二电导率类型的ＭＯＳ晶体管的漏极端之间的一个第二电阻； 具有第一电导率类型的一个第三ＭＯＳ晶体管，该晶体管的源极端与输入电压端相连，栅极端与具有第二电导率类型的ＭＯＳ晶体管的漏极端相连，并且漏极端与第一ＭＯＳ晶体管的栅极端相连； 连接在第一电阻和输出电压端之间的一个第三电阻； 具有第一电导率类型的一个第四ＭＯＳ晶体管，该晶体管的漏极端和源极端与第三电阻并联； 其中第四ＭＯＳ晶体管的栅极端的电压低于特定的输出电压。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中下贵雄，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]