一种使引脚输出电平与参考电平（６０）适配的电路，其中数字比较器（２０）将来自装置的输出引脚的输出电压（４０）与参考电压电平（６０）进行比较。依据比较器输出（５０、５２）的极性以及前一时钟循环上所述比较器输出的寄存极性，所述比较器（２０）向状态机（２２）发信号，所述状态机（２２）将经定时的信号发送到读出电路（２１）和电压调节器（３０）。所述读出电路（２１）可修改开关电阻器网络（２８）中的电阻，使得所述输出电平以经定时的间隔朝所述参考电压（６０）以增量步增，直到误差信号的极性反转为止。当所述输出电压（４０）越过所述参考电压（６０）阈值时，所述比较器（２０）翻转状态并继续将输出引脚电压调节到所述参考电压电平（６０）。
Output level voltage regulation
A pin output level and the reference level (60) adaptation of circuits, the digital comparator (20) output voltage from the output pin device (40) and a reference voltage level (60) compared. Based on the output of the comparator (50, 52) of the polar and polar deposit on the previous clock cycle of the output of the comparator, the comparator (20) to the state machine (22) signal, the state machine (22) by signal transmission timing to the readout circuit (21) and a voltage regulator (30). The readout circuit (21) can modify the switch resistor network (28) in the resistance, so that the output level to the timing intervals towards the reference voltage (60) with the increment increased, the polarity reversal until the error signal so far. When the output voltage (40) crosses the reference voltage (60) threshold, the comparator (20) flips the state and continues to adjust the output pin voltage to the reference voltage level (60).
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电气接口电路，且更特定来说，涉及用于使输出电压与所需电压匹配的 电路。
技术介绍
计算机系统包含许多必须交互操作的电子组件。为了使各种组件的成本最少，制成 以不同电压操作的不同组件。如果输出电平与输入电平不兼容，那么装置可能损坏且不 能交互操作。在现有电路设计中，电平转换器电路通常将用于例如通过使总线系统的部分互连来 使装置互连。每一部分将具有不同的电源电压和不同的逻辑电平。在典型实例中，每一 部分将具有电源电压、连接到电源电压的上拉电阻器和装置，以及连接到装置的串行数 据总线线路和串行时钟总线线路。示范性电平转换器电路将包含连接到较低电压源的栅 极、连接到较低电压总线线路的源极，和连接到较高电压总线线路的漏极。每一不同的 电源电压将需要一种此类电平转换器电路。电平转换器电路对于特定电压电平通常是特定的。因此对于具有特定电压操作电平 的每一装置或装置组来说，系统需要特定电路来允许装置的使用。
技术实现思路
一种使输出电压电平朝目标电压电平适配的电路和方法包含将来自引脚或垫的输 出电压施加于输出线路并将参考电压施加于参考电压线路，以供具有逻辑输出(高或低) 的比较器进行比较。状态机接收来自比较器的信号。状态机响应于来自比较器的信号且 响应于寄存的前一逻辑输出而产生修整总线信号。如果两个极性匹配，那么需要进一步 的校正电压反馈。如果两个极性不匹配，那么通过翻转比较器的输出状态来指示相反符 号的校正电压反馈。将经定时的修整总线信号发送到读出电路和电压调节器，其改变开 关的电阻器值，以使输出电压朝参考电压逐步增加一个步长。因此，如果输出电压低于 参考电压，那么改变读出电路和电压调节器的电阻器值(电阻)以使输出电压朝参考电 压增加一个歩长。接着将在下一时钟循环上重复输出电压与参考电压之间的比较，如由 比较器、状态机和读出/电阻器实现的后续步骤。将完成连续的电压步增，直到输出电压 在极性上越过参考电压阈值。在此点时，比较器信号将翻转状态，向状态机发出将修整总线值保存到寄存器中的信号。 附图说明图1是输出适配器的电路概图。图2是使用例如图1电路的电路的随时间变化的信号电压的曲线图。 图3是图1中展示为块的电阻器网络的电路图。 图4是图1和3中展示为块的解码器电路的电路图。 图5是图1中展示为块的调节器的电路图。 具体实施例方式参看图1，输出垫12产生施加于输出线14的输出电压。例如测试器16的参考电源 在线路18上产生稳定且固定的参考电压。这些电压由比较器20进行比较，比较器20 是通过感测高于或低于参考阈值电压的误差而产生输出的模拟误差放大器。所得的比较 器输出将为逻辑高或低，这取决于误差的极性。参看图2，将初始输出电压电平40与参考电压电平60进行比较。由于图1中节点 38处的电压40的值初始低于参考电压电平，因此在此实例中，比较器输出的状态维持 在低状态50。返回到图l，比较器20发送信号到状态机22，状态机22为逻辑装置。所述逻辑装 置寄存其在前一循环所进行的操作。如果误差信号与前一时钟循环上的极性相同，那么 将增量输出信号设定为比前一输出信号大一个步长。如果误差信号具有反转的极性，那 么增量输出信号为具有相反极性的一个歩长。状态机22接收来自时钟24的时钟信号， 允许逻辑信号的定时和状态机的寄存。状态机将三位修整总线值信号发送到解码器27 以用于在电阻器网络28中建立校正电压。信号在三位线路26上发送，使得可传输一个 三位字。三位字可编码修整总线值的八个状态，或四个位和一符号位，其表示许多相应 的可能的电压步长高度。读出电路21和电压调节器30是可经改变以改变节点38处的 输出电压的电压反馈回路的一部分。这是以对应于上述八个步长高度的经界定的增量完 成的。输出信号在每个时钟循环向上或逐歩降低最大一个歩长，直到比较器中的误差信 号的极性发生反转。再次参看图2，展示输出信号42与输出电平40相比在每个时钟循环向上步增一个 步长。在此电压输出电平处，输出电压42仍在参考电压60以下。因此如图l解释，比 较器输出逻辑电平维持在低状态50。状态机(经定时的逻辑装置)在再次传输到读出电 路和电压调节器的信号中使修整总线值的寄存状态增加一。只要误差信号维持其极性，调节器再次以增量改变反馈回路的电阻，再次以步增方式增加输出电压。图2中，此情况的结果是，对于具有由垂直虚线指示的时钟间隔的一个时钟循环， 输出电压电平44被维持在一个步长的增加。此过程重复。在比较器中将输出电压46的 增加与参考电压60进行比较。在此点处，输出电压高于参考电压60，且误差信号的极 性反转。比较器输出接着将状态翻转到高状态52。这向状态机发出将修整总线值存储到 存储器中的信号。在图2的实例屮，输出电压初始低于参考电压。此电压以定时的间隔向上以增量步 增，直到输出电压越过参考电压阈值。通过修改下文参看图3和4描述的开关电阻器网 络来实现输出电压在参考电压方向上的以增量步增。这在经定时的循环中重复，直到输 出电压越过参考电压阈值为止。初始输出电压高于参考电压也是可能的。在此情况下， 比较器逻辑电平将开始于高状态，向状态机指示输出电压电平高于参考电压阈值。接着 修整总线逻辑信号值将向开关电阻器网络发出针对输出修改电阻的信号，从而向下以增 量逐歩降低电压。这将重复进行，直到输出电压在极性上越过参考电压阈值为止。此时， 比较器将翻转状态，在此例子中为从高到低。修整总线逻辑信号值将再次被保存在寄存 器中，用于与下一逻辑信号值的极性进行比较。如果极性相同，那么将前一逻辑信号值 增加----个单位。如果极性相反，那么将前一逻辑信号值减小一个单位。参看图3，可看到解码器27接收线路26上的二个修整位。在图4中也展示的三个 修整位在解码器块27中产生八个独特信号。图4中存在其中将三个并行位转译成八个 可能信号的逻辑布置。所述八个可能逻辑信号(每次出现一个)被作为逻辑输出信号 32a-32h及其相应的互补34a-34h。互补输出信号(例如，32c和34c)作为同时的逻辑 输出而传送。返回到图3，将同时的逻辑输出分开以驱动电阻器网络76中具有相反导电 类型的相应CMOS驱动器晶体管对。举例来说，p沟道CMOS晶体管38a具有由逻辑信 号34a操作的控制栅极，而相应的n沟道CMOS晶体管36a具有由逻辑信号32a操作的 控制栅极。每一p沟道晶休管38a、 38b等将线路70上的经调节的偏压传送到电阻器串 R2中的较低电平。晶体管38a用偏压绕开一个电阻器。晶体管38b绕开两个电阻器，依 此类推。另一方面，每个n沟道晶体管36a、 36b等在电阻器串Rl屮将电阻器短接到地 72。 n沟道晶体管36a将一个电阻器短接到地。晶体管36b短接两个电阻器，依此类推。 可看到，p沟道和n沟道晶体管以互补方式运作，以在输出线路74上传送中间输出电压 VMED，其可为经调节的电源电压与接地之间的一半，或基于选定电阻器值的某个计算值。 电阻器网络76中的电阻器值经选择以针对在Rl和R2群组中选定电阻器上施加的给定的经调节电源电压而给予V細D适当的电压。图5中可看到电阻器网络76将电压输出vmed传送到参看图1论述的调节器30中 的运算放大器80。将电压电平Vmed与来本文档来自技高网...
【技术保护点】
一种用于电路的输出引脚的电压调节电路，其包括： 比较构件，其用于将来自芯片的输出垫的第一电压与第二参考电压进行比较，并产生在所述第一电压超过所述第二电压时具有第一极性且在所述第二电压超过所述第一电压时具有第二极性的输出比较信号； 逻辑构件，其用于从所述比较构件接收所述输出比较信号，并用于产生校正信号电平； 电压产生构件，其从所述逻辑构件接收所述校正信号电平，并向所述输出垫输出经校正的电压电平；以及 定时构件，其用于给所述逻辑构件定时，以用于以连续时钟循环重复产生连续的校正电平。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：加埃唐布拉克马德，亨利博塔罗，
申请(专利权)人：爱特梅尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。