交换式电压产生电路制造技术

一种交换式电压产生电路包括偏压电路，具有第一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参考电位，其中位于第一端的电压以非线性的方式与操作电压相关；充电电容具有第一端，耦接至负载电路的；充电路径，位于充电电容的第二端与偏压电路的第一端之间，其中充电路径对应于时钟信号；放电路径位于充电电容的第二端与低电压参考电位之间，其中放电路径对应于时钟信号；以及切换电路耦接于充电电容的第一端，用来设定充电电容的第一端的电压，其中切换电路对应于时钟信号。本发明专利技术的交换式电压产生电路与电源供应电压呈非线性相关，以提供较具弹性的设计。

Switched voltage generation circuit

A switching voltage generating circuit includes a bias circuit having a first end, coupled to the operating voltage of the first node has the power, and the second end is coupled with the low voltage reference voltage, the voltage at the first end in a nonlinear way and operating voltage; the charging capacitor has a first end coupled to a load circuit.; charging path between the first end and the second end is located in the bias circuit of the charging capacitor, the charging path corresponding to the clock signal; between the discharge path in the second end of the charging capacitor and the low voltage reference voltage, the discharge path corresponding to the clock signal; and a switching circuit is coupled to the first end of the charging capacitor, the voltage used to the end of the charging capacitor set, which corresponds to the clock signal switching circuit. The switched voltage generation circuit of the present invention is nonlinearly related to the power supply voltage so as to provide a more flexible design.

【技术实现步骤摘要】

本专利技术涉及集成电路，特别涉及交换式电压产生器。技术背景集成电路通常形成于半导体芯片上。半导体芯片上的集成电路由电源供应器来提供电力，以提供操作电压(通常称为VDD)。因此，集成电路的电压 通常介于0伏特的接地电压与操作电压VDD的范围之间。为了提升集成电路的可靠度与性能，也许会需要使用超出一般电压范围 的电压(高于操作电压VDD或是低于接地电压0伏^^的电压)。具有这样需求 的范例电路包括操作于动态电力下的静态随机存取存储器(static random access memory, SRAM)。通过提供低于0伏特或是高于操作电压VDD的电压 至SRAM单元可提升SRAM单元的读取与写入边缘。图1显示传统交换式电压产生电路，包括彼此串联的P型金属氧化物半 导体(PMOS)晶体管2以及N型金属氧化物半导体(NMOS)晶体管4。 PMOS 晶体管2以及NMOS晶体管4耦接于接地点与操作电压VDD之间，并且形 成反相器，使得节点8处的电压V8为节点6处的电压V6的反相。电容IO 串联至负载电容12，其中负载电容12可以为负载电路的等效电容。节点处的时钟信号的电压切换于0伏特与操作电压VDD之间。当电压 V6从0伏特上升至VDD时，电压V8会从VDD下降至0伏特。因此，位 于节点14处的电压V14会从初始电压VI降低为较低电压V2。若将VI设 定为0伏特，则V2将会低于0伏特，两者之间的关系如下V2=-VDDXC12/(C10+C12)其中C10与C12分别为电容10与12的电容值。因而产生了小于接地电 压的交换式电压。图1的电路也可用来产生大于VDD的电压。当电压V6从操作电压VDD 降低为0伏特时，电压V8会从0伏特上升至操作电压VDD。因此，节点14处的电压V14会从初始电压V3上生为较高的电压V4。若将V3设定为VDD， 则V4将会大于VDD，两者之间的关系如下V4=VDDXC12/(C10+C12)+VDD 方程式1与方程式2显示交换式电压V2与V4与操作电压VDD线性相 关。这样的交换式电压会受到限制。例如，若负载电路的性能受到温度的改 变而产生偏移，则期望交换式电压也会随着温度产生偏移，以消除负载电路 的偏移效应。然而，传统交换式电压产生电路无法提供这样的功能。因此， 需要更有弹性的交换式电压产生电路。
技术实现思路
有鉴于此，本专利技术提供一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换式电压。交换式电压产生电路包括偏压电路，具有第 一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参 考电位，其中位于第一端的电压以非线性的方式与操作电压相关；充电电容， 具有第一端，耦接至负载电路的；充电路径，位于充电电容的第二端与偏压 电路的第一端之间，其中充电路径对应于时钟信号；放电路径，位于充电电 容的第二端与低电压参考电位之间，其中放电路径对应于时钟信号；以及切 换电路，耦接于充电电容的第一端，用来设定充电电容的第一端的电压，其 中切换电路对应于时钟信号。根据本专利技术的交换式电压产生电路，其中上述充电路径包括PMOS晶体 管，具有源极耦接至上述偏压电路的第一端，上述放电路径包括NMOS装置， 具有源极耦接至上述低电压参考电位，其中上述PMOS晶体管的漏极耦接至 上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极以及上述NMOS 晶体管的栅极都耦接至上述时钟信号。根据本专利技术的交换式电压产生电路，其中上述偏压电路的第一端为小于 上述操作电压的常数电压。根据本专利技术的交换式电压产生电路，其中上述偏压电路包括二极管。根据本专利技术的交换式电压产生电路，还包括耦接于上述操作电压与上述 偏压电路的第一端之间的电流源。根据本专利技术的交换式电压产生电路，其中上述低电压参考电位为接地再者，本专利技术提供一种交换式电压产生电路，包括用来提供电流的电 流源；用来接收电流的偏压电路，其中偏压电路具有第一端以及耦接至低电 压参考电位的第二端，且其中位于偏压电路的第一端的电压与交换式电压产生电路的电源供应电压的漂移无关；充电电容，具有耦接至负载电路的第一 端；充电路径，位于充电电容的第二端与偏压电路的第一端之间，其中充电 路径对应于时钟信号；放电路径，位于充电电容的第二端与参考电位之间， 其中放电路径对应于时钟信号；以及切换电路，耦接至充电电容的第一端， 用来设定充电电容的第一端的电压，其中切换电路对应至时钟信号。根据本专利技术的交换式电压产生电路，其中上述偏压电路的第一端的电压 小于上述电源供应电压。根据本专利技术的交换式电压产生电路，其中上述偏压电路包括具有临界电 压的MOS晶体管，且其中上述偏压电路的第一端的电压为上述临界电压的 函数。根据本专利技术的交换式电压产生电路，其中上述充电路径包括PMOS晶体 管，且其中上述放电路径包括NMOS晶体管，且其中上述PMOS晶体管的 漏极耦接至上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极与 上述NMOS晶体管的栅极彼此内连。再者，本专利技术提供一种交换式电压产生电路，包括用来提供电流的电 流源；用来接收电流的偏压电路，其中偏压电路具有第一端以及耦接至参考 电位的第二端，且其中偏压电路的第一端的电压为电阻性装置的电阻值的函 数；PMOS晶体管，具有耦接至偏压电路的第一端的源极；NMOS晶体管， 具有耦接至PMOS晶体管的漏极的漏极以及耦接至PMOS晶体管的栅极的 栅极，其中PMOS晶体管与NMOS晶体管的栅极耦接至时钟信号；充电电 容，具有第一端，耦接至PMOS晶体管与NMOS晶体管的漏极，以及第二 端，耦接至负载电路；以及切换电路耦接至充电电容的第二端，用来设定充 电电容的第二端的电压，其中切换电路对应于时钟信号。根据本专利技术的交换式电压产生电路，其中上述偏压电路的第一端的电压 不是上述交换式电压产生电路的电源供应电压的函数。根据本专利技术的交换式电压产生电路，其中上述偏压电路还包括额外7NMOS晶体管，与上述电阻性装置串联，且其中上述额外NMOS晶体管的 栅极与漏极彼此内连，且其中上述偏压电路的第一端的电压与上述额外 NMOS晶体管的临界电压呈线性关系。根据本专利技术的交换式电压产生电路，其中上述偏压电路还包括与上述电 阻性装置串联的二极管。本专利技术实施例的特征在于与电源供应电压呈非线性相关，以提供较具弹 性的设计。附图说明图1显示传统交换式电压产生电路的示意图，其中所产生的交换式电压 与操作电压VDD呈线性正比。图2显示根据本专利技术实施例所述的交换式电压产生电路，其中所产生的 交换式电压与操作电压VDD非线性相关。图3与图4显示交换式电压产生电路的不同节点的电压。图5至图7实现如图2所示的实施例。其中，附图标记说明如下2 PMOS晶体管 10~电容 C 充电电容 1 电流4 NMOS晶体管 12、 CL 负载电容 Dl Dn 二极管 VDD 操作电压 VSS 参考电位MP、 MN、 MN' 晶体管 6、 8、 14、 B、 CK1、 CK2、 CP 节点 Vo、 Vpre、 Vneg、 VCK1、 VCK2、 VCP 电压具体实施方式为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合附图，作详细说明如下-实施例以下将介绍根据本专利技术所述的本文档来自技高网...

【技术保护点】
一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换式电压，其中上述交换式电压产生电路包括：偏压电路，具有第一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参考电位，其中位于上述第一端的电压以非线性的方式与上 述操作电压相关；　充电电容，具有耦接至上述负载电路的第一端；充电路径，位于上述充电电容的第二端与上述偏压电路的第一端之间，其中上述充电路径对应于时钟信号；放电路径，位于上述充电电容的第二端与上述低电压参考电位之间，其 中上述放电路径对应于上述时钟信号；以及切换电路，耦接于上述充电电容的第一端，用来设定上述充电电容的第一端的电压，其中上述切换电路对应于上述时钟信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：周绍禹，陈炎辉，吴瑞仁，詹伟闵，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]