USB快充电路制造技术

本实用新型专利技术涉及一种USB快充电路，所述USB快充电路包括快充芯片、使能模块以及逻辑控制模块；所述快充芯片设置有使能引脚，所述使能模块与所述使能引脚连接，所述使能模块用于控制所述快速芯片的启动与停止；所述快充芯片设置有电流输入引脚，所述电流输入引脚用于接收外部输入的电流；所述逻辑控制模块与所述快充芯片连接，用于监测所述电流输入引脚中的输入电流并根据所述输入电流控制所述快充芯片的充电模式。上述USB快充电路能够实现快速充电。

【技术实现步骤摘要】
USB快充电路
本技术涉及USB
，特别是涉及一种USB快充电路。
技术介绍
随着电子器件的快速发展，电子产品的普及，人们越来越离不开移动设备等电子产品。当下人们使用电子产品的时间长，电子产品的耗能大，导致电子产品需要反复充电。但是，当下通过USB给电子产品时由于USB充电电路的结构设置不合理，导致需要给电子产品充电的时间长，充电效率慢。
技术实现思路
基于此，有必要针对上述技术问题，提供一种能够实现快速充电的USB快充电路。一种USB快充电路，所述USB快充电路包括快充芯片、使能模块以及逻辑控制模块；所述快充芯片设置有使能引脚，所述使能模块与所述使能引脚连接，所述使能模块用于控制所述快速芯片的启动与停止；所述快充芯片设置有电流输入引脚，所述电流输入引脚用于接收外部输入的电流；所述逻辑控制模块与所述快充芯片连接，用于监测所述电流输入引脚中的输入电流并根据所述输入电流控制所述快充芯片的充电模式。优选地，所述使能模块包括第一电阻；所述第一电阻的一端与所述使能引脚连接，所述第一电阻的另一端用于接收外部的第一逻辑电平信号；其中，所述第一逻辑电平信号用于指示所述快充芯片的启动与停止。优选地，所述逻辑控制模块包括第二电阻、第三电阻、第四电阻和第五电阻，所述快充芯片设置有CNTL1引脚、CNTL2引脚、CNTL3引脚以及ILIM_SET引脚；所述第二电阻的一端与所述CNTL1引脚连接，所述第二电阻的另一端用于接收外部的第二逻辑电平信号；所述第三电阻的一端与所述CNTL2引脚连接，所述第三电阻的另一端用于接收外部的第三逻辑电平信号；所述第四电阻的一端与所述CNTL3引脚连接，所述第四电阻的另一端用于接收外部的第四逻辑电平信号；所述第五电阻的一端与所述ILIM_SET引脚连接，所述第五电阻的另一端用于接收外部的第五逻辑电平信号。优选地，所述快充芯片还设置有数据输入引脚以及数据输出引脚，所述数据输入引脚用于接收外部输入的数据，所述数据输出引脚用于输出数据。优选地，所述USB快充电路还包括供电模块，所述快充芯片设置有电能输入引脚；所述供电模块包括并联的多个电容，各电容的一端接地，各电容的另一端用于与外部电源连接；其中，所述各电容的另一端还与所述电能输入引脚连接。优选地，所述快充芯片还设置有电能输出引脚，所述电能输出引脚用于与外部USB设备连接；其中，所述快充芯片通过所述电能输出引脚向所述外部USB设备提供电流。优选地，所述USB快充电路还包括电流检测模块，所述快充芯片设置有ILIM_L引脚和ILIM_H引脚；所述电流检测模块分别与所述ILIM_L引脚和所述ILIM_H引脚连接，所述电流检测模块用于对所述ILIM_L引脚设置低电流限制阈值，对所述ILIM_H引脚设置高电流限制阈值。优选地，所述电流检测模块包括第六电阻和第七电阻，所述第六电阻的一端与所述ILIM_L引脚连接，所述第六电阻的另一端接地；所述第七电阻的一端与所述ILIM_H引脚连接，所述第七电阻的另一端接地。优选地，所述USB快充电路还包括电流侦测模块，所述电流侦测模块的一端与所述电流输入引脚连接，所述电流侦测模块的另一端用于与外部电流输入端连接，所述电流侦测模块用于检测所述外部电流输入端的充电电流值。优选地，所述电流侦测模块包括第八电阻，所述第八电阻的一端与所述电流输入引脚连接，所述第八电阻的另一端用于与所述外部电流输入端连接。上述USB快充电路，快充芯片设置有使能引脚，使能模块与使能引脚连接，使能模块用于控制快速芯片的启动与停止；快充芯片设置有电流输入引脚，电流输入引脚用于接收外部输入的电流；逻辑控制模块用于监测快充芯片的电流输入引脚中的输入电流并根据输入电流控制快充芯片的充电模式。因此，通过逻辑控制模块对快充芯片的电流输入的控制实现USB充电电路的结构的合理设置，从而实现快速充电。附图说明图1为一个实施例中一种USB快充电路的结构框图；图2为一个实施例中使能模块200以及逻辑控制模块300的电路连接结构图；图3为一个实施例中快充芯片100的数据输入引脚以及数据输出引脚的示意图；图4为一个实施例中供电模块400的电路连接结构图；图5为一个实施例中快充芯片100的电能输出引脚的示意图；图6为一个实施例中电流检测模块500的电路连接结构图；图7为一个实施例中电流侦测模块600的电路连接结构图；图8为一个实施例中USB快充电路在具体实施应用中的电路图。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对技术进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。本技术提供一种USB快充电路，如图1所示，USB快充电路包括快充芯片100、使能模块200以及逻辑控制模块300。快充芯片100设置有使能引脚，使能模块100与使能引脚连接，使能模块100用于控制快速芯片的启动与停止。具体地，如图2所示，快充芯片100的使能引脚为EN，使能模块包括第一电阻。第一电阻为图2中的R204。第一电阻的一端与使能引脚连接，第一电阻的另一端用于接收外部的第一逻辑电平信号；其中，第一逻辑电平信号用于指示快充芯片100的启动与停止。如图2所示，第一逻辑电平信号可以是外部输入的3V电压信号。快充芯片100设置有电流输入引脚，电流输入引脚用于接收外部输入的电流。如图2所示，电流输入引脚为DET引脚。逻辑控制模块300与快充芯片100连接，用于监测电流输入引脚中的输入电流并根据输入电流控制快充芯片100的充电模式。具体地，逻辑控制模块300包括第二电阻、第三电阻、第四电阻和第五电阻。如图2所示，第二电阻为R202，第三电阻为R201，第四电阻为R200，第五电阻为R205。快充芯片100设置有CNTL1引脚、CNTL2引脚、CNTL3引脚以及ILIM_SET引脚。如图2所示，第二电阻的一端与CNTL1引脚连接，第二电阻的另一端用于接收外部的第二逻辑电平信号；第三电阻的一端与CNTL2引脚连接，第三电阻的另一端用于接收外部的第三逻辑电平信号；第四电阻的一端与CNTL3引脚连接，第四电阻的另一端用于接收外部的第四逻辑电平信号；第五电阻的一端与ILIM_SET引脚连接，第五电阻的另一端用于接收外部的第五逻辑电平信号。具体地，第一逻辑电平信号、第二逻辑电平信号、第三逻辑电平信号、第四逻辑电平信号以及第五逻辑电平信号均可以是外部输入的3V电压信号。如图2所示，使能模块200为快充芯片100的主启用输入，当输入在逻辑电平范围内，则芯片开始工作；当输入低于逻辑电平，则芯片停止工作。逻辑控制模块300用于控制快充芯片的充电模式和信号开关的逻辑电平输入。参见图2所示，默认状态：CNTL1＝1，CNTL2＝1，CNTL3＝1，ILIM_SET＝1时，快充芯片处于DP模式。当DET引脚中充电电流大于设定本文档来自技高网...

【技术保护点】
1.一种USB快充电路，其特征在于，所述USB快充电路包括快充芯片、使能模块以及逻辑控制模块；/n所述快充芯片设置有使能引脚，所述使能模块与所述使能引脚连接，所述使能模块用于控制所述快充芯片的启动与停止；/n所述快充芯片设置有电流输入引脚，所述电流输入引脚用于接收外部输入的电流；/n所述逻辑控制模块与所述快充芯片连接，用于监测所述电流输入引脚中的输入电流并根据所述输入电流控制所述快充芯片的充电模式。/n

【技术特征摘要】
1.一种USB快充电路，其特征在于，所述USB快充电路包括快充芯片、使能模块以及逻辑控制模块；
所述快充芯片设置有使能引脚，所述使能模块与所述使能引脚连接，所述使能模块用于控制所述快充芯片的启动与停止；
所述快充芯片设置有电流输入引脚，所述电流输入引脚用于接收外部输入的电流；
所述逻辑控制模块与所述快充芯片连接，用于监测所述电流输入引脚中的输入电流并根据所述输入电流控制所述快充芯片的充电模式。


2.根据权利要求1所述的USB快充电路，其特征在于，所述使能模块包括第一电阻；所述第一电阻的一端与所述使能引脚连接，所述第一电阻的另一端用于接收外部的第一逻辑电平信号；其中，所述第一逻辑电平信号用于指示所述快充芯片的启动与停止。


3.根据权利要求1所述的USB快充电路，其特征在于，所述逻辑控制模块包括第二电阻、第三电阻、第四电阻和第五电阻，所述快充芯片设置有CNTL1引脚、CNTL2引脚、CNTL3引脚以及ILIM_SET引脚；所述第二电阻的一端与所述CNTL1引脚连接，所述第二电阻的另一端用于接收外部的第二逻辑电平信号；所述第三电阻的一端与所述CNTL2引脚连接，所述第三电阻的另一端用于接收外部的第三逻辑电平信号；所述第四电阻的一端与所述CNTL3引脚连接，所述第四电阻的另一端用于接收外部的第四逻辑电平信号；所述第五电阻的一端与所述ILIM_SET引脚连接，所述第五电阻的另一端用于接收外部的第五逻辑电平信号。


4.根据权利要求1所述的USB快充电路，其特征在于，所述快充芯片还设置有数据输入引脚以及数据输出引脚，所述数据输入引脚用于接收外部输入的数据，所述数据输出引脚用于输出数据。


5.根据权利要求1...

【专利技术属性】
技术研发人员：徐朝阳，徐茜，
申请(专利权)人：深圳市智仁科技有限公司，
类型：新型
国别省市：广东;44