一种掉电复位清零电路制造技术

一种掉电复位清零电路，通过储能电容和MOS管的组合，能够在电源快速掉电时利用储能电容使正在放电的电路节点延续放电清零，从而保证二次上电时，复位芯片输出正确的指示信号和使电路正确复位。

【技术实现步骤摘要】
一种掉电复位清零电路
本专利技术涉及芯片中电路节点在电源快速掉电时的延续放电清零技术，特别是一种掉电复位清零电路，通过储能电容和MOS管的组合，能够在电源快速掉电时利用储能电容使正在放电的电路节点延续放电清零，从而保证二次上电时，复位芯片输出正确的指示信号和使电路正确复位。
技术介绍
在电路系统中，常常需要加入复位芯片对电源电压进行监控，使其他核心电路在电源电压达到所设置的阈值电压后开始工作。当电源电压低于阈值电压时，复位芯片需要一直输出可靠的复位信号。由此可见，复位芯片需要在极低的电压下，且优先于其他电路最先工作，输出正确可靠的复位信号。复位芯片应用中，当电源快速掉电至0V，芯片中各个MOS管会瞬间截止，导致内部一些节点电荷未能及时泄放。当电源再次重启时，由于这些节点电荷没有泄放，相当于存储了上一次掉电前的状态，这可能导致二次上电后，输出端先输出短暂的错误信号，直到复位芯片内部电路再次建立，才输出正确的指示信号。本专利技术人认为，如果通过储能电容和MOS管的组合，能够在电源快速掉电时利用储能电容使正在放电的电路节点延续放电清零，从而保证二次上电时，复位芯片输出正确的指示信号和使电路正确复位。有鉴于此，本专利技术人完成了本专利技术。
技术实现思路
本专利技术针对现有技术中存在的缺陷或不足，提供一种掉电复位清零电路，通过储能电容和MOS管的组合，能够在电源快速掉电时利用储能电容使正在放电的电路节点延续放电清零，从而保证二次上电时，复位芯片输出正确的指示信号和使电路正确复位。本专利技术的技术方案如下：一种掉电复位清零电路，其特征在于，包括第一储能电容，所述第一储能电容的一端连接第一节点，所述第一储能电容的另一端连接接地端，所述第一节点分别连接第一PMOS管的漏极和衬底，以及第二PMOS管的源极和衬底，所述第一PMOS管的源极连接芯片内部偏置电压端，所述第一PMOS管的栅极和所述第二PMOS管的漏极均连接第二节点，所述第二节点分别连接第二NMOS管的漏极和第三NMOS管的栅极，所述第二NMOS管的源极和第三NMOS管的源极均连接接地端，所述第三NMOS管的漏极连接第一掉电清零节点，所述掉电清零节点用于连接芯片内在电源快速掉电时需要延续放电的电路节点。所述第二NMOS管的栅极分别连接第一NMOS管的栅极和漏极后通过第三电流源连接电源电压端，所述第一NMOS管的源极连接接地端。所述第二PMOS管的栅极与第三PMOS管的栅极互连后连接所述第三PMOS管的漏极，所述第三PMOS管的漏极通过第四电流源连接接地端，所述第三PMOS管的源极连接电源电压端。所述第三NMOS管的栅极连接第四NMOS管的栅极，所述第四NMOS管的漏极连接第二掉电清零节点，所述第四NMOS管的源极连接电源电压端。当芯片正常工作时，所述第一节点的电压等于所述芯片内部偏置电压，所述第一储能电容存储电荷，当电源快速掉电时，已经存储电荷的第一储能电容使所述第二节点形成电压高位，所述第三NMOS管导通，所述第一掉电清零节点使得放电清零得以延续。所述第三PMOS管通过所述第四电流源产生第一偏置电流。所述第二NMOS管通过所述第一NMOS管产生第二镜像电流。本专利技术的技术效果如下：本专利技术一种掉电复位清零电路，通过储能电容和MOS管的组合，能够在电源快速掉电时利用储能电容使正在放电的电路节点的放电清零得以延续，当芯片再次启动时，由于掉电清零节点所连接节点电荷已经被彻底清零，从而保证二次上电时，电路正确复位。附图说明图1是实施本专利技术一种掉电复位清零电路结构示意图。附图标记列示如下：VDD-电源电压或电源电压端；Vbias-芯片内部偏置电压或芯片内部偏置电压端；GND-接地端；B-第一节点；C-第二节点；D-第一掉电清零节点(用于连接芯片内在电源快速掉电时需要延续放电的电路节点)；E-第二掉电清零节点(用于连接芯片内在电源快速掉电时需要延续放电的电路节点)；I1-第一偏置电流；I2-第二镜像电流；I3-第三电流源；I4-第四电流源；C1-第一电容或储能电容或电荷存储电容；MP1～MP3-第一PMOS管至第三PMOS管；MN0～MN3-第一NMOS管至第四NMOS管。具体实施方式下面结合附图(图1)对本专利技术进行说明。图1是实施本专利技术一种掉电复位清零电路结构示意图。如图1所示，一种掉电复位清零电路，包括第一储能电容C1，所述第一储能电容C1的一端连接第一节点B，所述第一储能电容C1的另一端连接接地端GND，所述第一节点B分别连接第一PMOS管MP1的漏极和衬底，以及第二PMOS管MP2的源极和衬底，所述第一PMOS管MP1的源极连接芯片内部偏置电压端Vbias，所述第一PMOS管MP1的栅极和所述第二PMOS管MP2的漏极均连接第二节点C，所述第二节点C分别连接第二NMOS管MN1的漏极和第三NMOS管MN2的栅极，所述第二NMOS管MN1的源极和第三NMOS管MN2的源极均连接接地端GND，所述第三NMOS管MN2的漏极连接第一掉电清零节点D，所述掉电清零节点用于连接芯片内在电源快速掉电时需要延续放电的电路节点。所述第二NMOS管MN1的栅极分别连接第一NMOS管MN0的栅极和漏极后通过第三电流源I3连接电源电压端VDD，所述第一NMOS管MN0的源极连接接地端GND。所述第二PMOS管MP2的栅极与第三PMOS管MP3的栅极互连后连接所述第三PMOS管MP3的漏极，所述第三PMOS管MP3的漏极通过第四电流源I4连接接地端GND，所述第三PMOS管MP3的源极连接电源电压端VDD。所述第三NMOS管MP3的栅极连接第四NMOS管MN3的栅极，所述第四NMOS管MN3的漏极连接第二掉电清零节点E，所述第四NMOS管MN3的源极连接电源电压端VDD。当芯片正常工作时，所述第一节点B的电压等于所述芯片内部偏置电压Vbias，所述第一储能电容C1存储电荷，当电源快速掉电时，已经存储电荷的第一储能电容C1使所述第二节点C形成电压高位，所述第三NMOS管MN2导通，所述第一掉电清零节点使得放电清零得以延续。所述第三PMOS管MP3通过所述第四电流源I4产生第一偏置电流I1。所述第二NMOS管MN1通过所述第一NMOS管MN0产生第二镜像电流I2。本专利技术利用内部节点，通过电容存储的电荷，当电源电压低于放点电路触发阈值后，关闭电容放电通路，通过存储的电荷，控制放电电路持续工作，对内部关键节点放电清零，使电源在二次启动后，输出正确指示信号。如图1所示，Vbias为芯片内部偏置，通过该偏置设置合适的快速放电电路的触发阈值。MP1和MP2的bulk端接B点，MP3的偏置电流为I1，MN1的镜像电流为I2，D、E为该电路输出，连接芯片内需要放电的电路节点。当芯片正常工作时，VDD电压大于Vbias电压，MP2截止，C点电位为0，MP1导通，MN2、MN3截止，第一掉电清零节点D、第二掉电清零节点E对所连接的电路节点无影响，同时，B点电压等于Vbias电压，并通过C1存储电荷。当电源快速掉电时，若电源本文档来自技高网...

【技术保护点】
1.一种掉电复位清零电路，其特征在于，包括第一储能电容，所述第一储能电容的一端连接第一节点，所述第一储能电容的另一端连接接地端，所述第一节点分别连接第一PMOS管的漏极和衬底，以及第二PMOS管的源极和衬底，所述第一PMOS管的源极连接芯片内部偏置电压端，所述第一PMOS管的栅极和所述第二PMOS管的漏极均连接第二节点，所述第二节点分别连接第二NMOS管的漏极和第三NMOS管的栅极，所述第二NMOS管的源极和第三NMOS管的源极均连接接地端，所述第三NMOS管的漏极连接第一掉电清零节点，所述掉电清零节点用于连接芯片内在电源快速掉电时需要延续放电的电路节点。/n

【技术特征摘要】
1.一种掉电复位清零电路，其特征在于，包括第一储能电容，所述第一储能电容的一端连接第一节点，所述第一储能电容的另一端连接接地端，所述第一节点分别连接第一PMOS管的漏极和衬底，以及第二PMOS管的源极和衬底，所述第一PMOS管的源极连接芯片内部偏置电压端，所述第一PMOS管的栅极和所述第二PMOS管的漏极均连接第二节点，所述第二节点分别连接第二NMOS管的漏极和第三NMOS管的栅极，所述第二NMOS管的源极和第三NMOS管的源极均连接接地端，所述第三NMOS管的漏极连接第一掉电清零节点，所述掉电清零节点用于连接芯片内在电源快速掉电时需要延续放电的电路节点。


2.根据权利要求1所述的掉电复位清零电路，其特征在于，所述第二NMOS管的栅极分别连接第一NMOS管的栅极和漏极后通过第三电流源连接电源电压端，所述第一NMOS管的源极连接接地端。


3.根据权利要求1所述的掉电复位清零电路，其特征在于，所述第二PMOS管的栅极与第三PMOS管的栅极互连后连接...

【专利技术属性】
技术研发人员：王欢，于翔，谢程益，其他发明人请求不公开姓名，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：北京;11