芯片封装结构及数字隔离器制造技术

本实用新型专利技术揭示了一种芯片封装结构及数字隔离器，所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片和第二芯片之间通过第一连接线电性连接，第一芯片与第一引脚之间通过第二连接线电性连接，第二芯片与第二引脚之间通过第三连接线电性连接。本实用新型专利技术提高了封装结构及器件性能的稳定性，适用于双芯片数字隔离器等器件中。适用于双芯片数字隔离器等器件中。适用于双芯片数字隔离器等器件中。

【技术实现步骤摘要】
芯片封装结构及数字隔离器


[0001]本技术属于芯片封装
，具体涉及一种芯片封装结构及数字隔离器。

技术介绍

[0002]在半导体电路封装结构中，特别是数字隔离器中，需要将逻辑高电平与逻辑低电平的两个芯片合封，两个芯片之间需要通过导线连接起来，数字隔离器工作时，两个芯片分别处于不同的电压域中。
[0003]参图1所示为现有技术中的芯片封装结构，其包括封装框架及两个芯片，其中，封装框架包括分离设置的第一基岛11
’
和第二基岛12
’
，第一基岛11
’
和第二基岛12
’
的旁侧对应设有若干相互分离的第一引脚21
’
和第二引脚22
’
，第一基岛11
’
上封装有第一芯片31
’
，第二基岛12
’
上封装有第二芯片32
’
，第一芯片31
’
和第二芯片32
’
之间通过第一连接线41
’
电性连接，第一芯片31
’
与第一引脚21
’
之间通过第二连接线42
’
电性连接，第二芯片32
’
与第二引脚22
’
之间通过第三连接线43
’
电性连接。进一步地，封装框架还包括与第一基岛11
’
相连的第一支撑脚111
’
、及与第二基岛12
’
相连的第二支撑脚121
’
。
[0004]现有技术的芯片封装结构中，对芯片的支撑是通过一个支撑脚连接基岛，在工艺实现中，一般会存在结构不稳定导致虚焊，乃至形变的问题，进而影响封装工艺及产品性能的稳定性。
[0005]因此，针对上述技术问题，有必要提供一种芯片封装结构及数字隔离器。

技术实现思路

[0006]本技术的目的在于提供一种芯片封装结构及数字隔离器，以提升芯片封装结构的稳定性。
[0007]为了实现上述目的，本技术一实施例提供的技术方案如下：
[0008]一种芯片封装结构，所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片和第二芯片之间通过第一连接线电性连接，第一芯片与第一引脚之间通过第二连接线电性连接，第二芯片与第二引脚之间通过第三连接线电性连接。
[0009]一实施例中，所述合封芯片还包括用于封装第一芯片和第二芯片的封装体，所述第一芯片的上表面和第二芯片的上表面露出至封装体外部，第一连接线电性连接于第一芯片的上表面和第二芯片的上表面之间，所述封装体的下表面封装于第一基岛和第二基岛上。
[0010]一实施例中，所述第一芯片的上表面和第二芯片的上表面与封装体上表面平齐设置、或第一芯片的上表面和第二芯片的上表面凸出于封装体上表面设置。
[0011]一实施例中，所述封装框架还包括与第一基岛相连的第一支撑脚、及与第二基岛
相连的第二支撑脚。
[0012]一实施例中，所述第一芯片与第一支撑脚通过第二连接线电性连接，第二芯片与第二支撑脚通过第三连接线电性连接。
[0013]本技术又一实施例提供的技术方案如下：
[0014]一种数字隔离器，所述数字隔离器包括上述的芯片封装结构。
[0015]与现有技术相比，本技术具有以下优点：
[0016]本技术通过重构芯片结构，将第一芯片和第二芯片合封为一个整体后与封装框架进行封装，将封装框架中的两个基岛固定连接，同时保留常规打线方式及框架设计，提高了封装结构及器件性能的稳定性，适用于双芯片数字隔离器等器件中。
附图说明
[0017]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为现有技术中芯片封装结构的结构示意图；
[0019]图2为本技术一具体实施例中芯片封装结构的结构示意图；
[0020]图3为本技术一具体实施例中封装框架的平面结构示意图；
[0021]图4a、4b分别为本技术一具体实施例中合封芯片的平面结构示意图及剖面结构示意图；
[0022]图5为本技术一具体实施例中芯片封装方法的流程示意图；
[0023]图6a～6d为本技术一具体实施例中第一芯片和第二芯片进行合封形成合封芯片的工艺流程图。
具体实施方式
[0024]以下将结合附图所示的各实施方式对本技术进行详细描述。但该等实施方式并不限制本技术，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本技术的保护范围内。
[0025]在本申请的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分扩大，因此，仅用于图示本申请的主题的基本结构。
[0026]本文使用的例如“上”、“下”、“上方”、“上方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“上方”的单元将位于其他单元或特征“下方”。
[0027]本技术公开了一种芯片封装结构，包括封装框架及封装于封装框架上的合封芯片，封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片，第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片和第二芯片之间通
过第一连接线电性连接，第一芯片与第一引脚之间通过第二连接线电性连接，第二芯片与第二引脚之间通过第三连接线电性连接。
[0028]本技术还公开了一种数字隔离器，其包括上述的芯片封装结构。
[0029]以下结合具体实施对本技术作进一步说明。
[0030]参图2并结合图3及图4a、图4b所示，本技术一具体实施例中的芯片封装结构包括封装框架10及封装于封装框架上的合封芯片20。
[0031]参图3所示，本实施例中的封装框架10包括分离设置的第一基岛111和第二基岛112，第一基岛111和第二基岛112的旁侧对应设有若干相互分离的第一引脚121和第二引脚122。优选地，封装框架10还包括与第一基岛111相连的第一支撑脚131、及与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，其特征在于，所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片和第二芯片之间通过第一连接线电性连接，第一芯片与第一引脚之间通过第二连接线电性连接，第二芯片与第二引脚之间通过第三连接线电性连接。2.根据权利要求1所述的芯片封装结构，其特征在于，所述合封芯片还包括用于封装第一芯片和第二芯片的封装体，所述第一芯片的上表面和第二芯片的上表面露出至封装体外部，第一连接线电性连接于第一芯...

【专利技术属性】
技术研发人员：解燕旗，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：新型
国别省市：