集成电路装置的制造方法制造方法及图纸

本公开涉及一种集成电路装置的制造方法。本公开还涉及一半导体基板，具有组成均匀的金属，以及具有此金属与一氧化物的嵌入式表面。使用包括第一研磨剂以及第一胺基碱的第一浆料，直到露出嵌入式表面。使用包括第二研磨剂以及第二胺基碱的第二浆料研磨嵌入式表面。第二研磨剂与第一研磨剂不同。第二胺基碱与第一胺基碱不同。此金属与此氧化物在第一浆料中分别具有第一移除速率与第二移除速率，以及在第二浆料中分别具有第三移除速率与第四移除速率。第一移除速率对第二移除速率的比例大于30：1，以及第三移除速率对第四移除速率的比例为约1：0.5至约1：2。2。2。

【技术实现步骤摘要】
集成电路装置的制造方法


[0001]本公开涉及一种集成电路装置的制造方法，特别涉及一种CMP工艺。

技术介绍

[0002]化学机械平坦化(Chemical Mechanical Planarization,CMP)也称为化学 机械研磨(chemical mechanical polishing)，为一种结合化学与机械机制的表 面研磨工艺。在传统的CMP工艺中，在存在研磨剂(abrasive)与腐蚀性化学 浆料(corrosive chemical slurry)的情况下，将基板压在研磨垫上，同时在工艺 期间保持研磨垫与基板之间的相对运动。此工艺移除基板的表面上的材料， 并且将一些不规则的形貌(topography)变得平整。结果，基板变得更平坦或 平整，且通常更适合进行后续的工艺步骤。CMP在许多半导体制造工艺中 都是必需的。然而，在现今的CMP工艺中经常使用的浆料组合物并非对于 所有基板材料都有效。因此，尽管现有的浆料组合物通常已经足以满足其 预期目的，但在各个方面都有不尽人意的处。

技术实现思路

[0003]本专利技术实施例提供一种方法，此方法包括接收一半导体基板，其具有 在第一表面上露出的金属材料，第一表面具有金属材料的实质上均匀的材 料组成。此方法也包括接收一第一浆料，其包括第一研磨剂成分以及第一 胺基碱性成分，以及以第一浆料研磨第一表面上露出的金属材料，直到露 出第二表面。第二表面包括金属材料以及围绕金属材料的氧化材料。再者， 此金属材料在第一浆料中具有第一移除速率，以及此氧化材料在第一浆料 中具有第二移除速率。此方法还包括接收一第二浆料，其包括第二研磨剂 成分及第二胺基碱性成分。第二研磨剂成分与第一研磨剂成分不同，且第 二胺基碱性成分与第一胺基碱性成分不同。此外，金属材料在第二浆料中 具有第三移除速率，且氧化材料在第二浆料中具有第四移除速率。此方法 额外的包括以第二浆料研磨在第二表面上露出的金属材料与氧化材料。第 一移除速率对第二移除速率的比例大于30：1，以及第三移除速率对第四移 除速率的比例为约1：0.5至约1：2。
[0004]本专利技术实施例提供一种方法，此方法包括接收一半导体装置，其具有 第一表面与第二表面。第一表面为顶面，此顶面包括暴露于其上的导电材 料；以及第二表面为嵌入式表面，此嵌入式表面包括导电材料及介电材料。 此方法亦包括选择第一研磨浆料，以实现在第一研磨浆料中的导电材料的 第一研磨速率以及在第一研磨浆料中的介电材料的第二研磨速率。第一研 磨速率远超过第二研磨速率。此方法还包括选择第二研磨浆料，以实现在 第二研磨浆料中的导电材料的第三研磨速率以及在第二研磨浆料中的介电 材料的第四研磨速率。第三研磨速率与第四研磨速率匹配。此方法另外包 括以第一研磨浆料研磨第一表面，直到露出第二表面；以及以第二研磨浆 料研磨第二表面。
[0005]本专利技术实施例提供一种方法，此方法包括接收一半导体装置，其具有 第一表面一第二表面。第一表面为包括于其上露出的金属材料的顶面，以 及第二表面为包括金属材料
及介电材料的嵌入式表面。此方法亦包括选择 用于第一表面的第一研磨工艺的第一浆料组合物的第一氧化成分，以及选 择用于第二表面的第二研磨工艺的第二浆料组合物的第二氧化成分。第一 氧化成分将金属材料氧化为第一氧化产物，以及第二氧化成分将金属材料 氧化为第二氧化产物。此方法还包括部分基于第一氧化产物来选择第一浆 料组合物的第一pH值，以及部分基于第二氧化产物来选择第二浆料组合物 的第二pH值。此方法亦包括选择第一浆料组合物的第一碱性成分以调整金 属材料的移除速率，以及选择第二浆料组合物的第二碱性成分。此方法亦 包括部分基于第一研磨剂成分的硬度以及氧化产物的硬度来选择第一浆料 组合物的第一研磨剂成分的第一数量，以及部分基于第二研磨剂成分的硬 度以及介电材料的硬度来选择第二浆料组合物的第二研磨剂成分的第二数 量。此方法另外包括使用第一浆料组合物研磨第一表面，以及使用第二浆 料组合物研磨第二表面。第一氧化成分与第二氧化成分不同。第一碱性成 分与第二碱性成分不同。第一研磨剂成分与第二研磨剂成分不同。此外， 选择第二研磨剂成分的第二数量包括使第二浆料组合物中的介电材料的第 一移除速率与第二浆料组合物中的金属材料的第二移除速率匹配。
附图说明
[0006]配合附图来阅读以下详细叙述为理解本公开的各个方面的最佳方式。 应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实 上，为了清楚地表示，可能任意地放大或缩小元件的尺寸。
[0007]图1根据本专利技术实施例的各种面向示出在不同制造阶段的半导体结构 的局部剖面图。
[0008]图2A、2B及2C为根据本专利技术实施例的各种面向示出的制造半导体结 构的方法的CMP部分的流程图。
[0009]图3A根据本专利技术实施例的各种面向示出金属表面上的CMP工艺。
[0010]图3B根据本专利技术实施例的各种面向示出可能作为CMP工艺中的成分 的示例性材料。
[0011]图4为示出作为CMP碱性成分的氢氧化钾的上拉效应(pull-up effect) 的晶圆接受测试(Wafer Acceptance Test)图表。
[0012]图5A-5C根据本专利技术实施例的各种面向示出示例性半导体结构的两阶 段CMP工艺。
[0013]图6A示出研磨剂的数量与二氧化硅材料的移除速率之间的相关性。
[0014]图6B示出碱种类与钌移除速率之间的关系。
[0015]附图标记说明：
[0016]100：半导体结构
[0017]102：介电层
[0018]104,106：金属部件
[0019]150,152,154,156：高度
[0020]180,190：研磨步骤
[0021]200A,200B,200C：方法
[0022]202A,204A,206A,208A,210A,202B,204B,206B,208B,210B,202C,204C,20 6C,
208C,210C,212C,214C：方框
[0023]300：钌表面
[0024]301：块状钌
[0025]302,304,306：钌颗粒：
[0026]350：浆料组合物
[0027]352：研磨垫
[0028]354：研磨剂颗粒
[0029]356,358：碱性成分
[0030]400：CMP浆料
[0031]402：第一金属组件
[0032]404：第二金属组件
[0033]406：氮化硅层
[0034]408：氧化硅层
[0035]410B：钌部件的底部
[0036]410T：钌部件的顶部
[0037]600,700：半导体装置
[0038]601,701：基板
[0039]602,702：金属栅极
[0040]603,703：源极/漏极接触件
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路装置的制造方法，该方法包括：接收一半导体基板，其具有在一第一表面上露出的一金属材料，该第一表面具有该金属材料的实质上均匀的材料组成；接收一第一浆料，其包括一第一研磨剂成分以及一第一胺基碱性成分；以该第一浆料研磨该第一表面上露出的该金属材料，直到露出一第二表面，该第二表面包括该金属材料以及围绕该金属材料的一氧化材料，该金属材料在该第一浆料中具有一第一移除速率，以及该氧化材料在该第一浆料中具有一第二移除速率；接收...

【专利技术属性】
技术研发人员：李安璿，廖峻宏，吴振豪，李胜男，蔡腾群，赵皇麟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：