一种封装结构包括多个半导体管芯、绝缘密封体、重布线层及多个连接元件。所述绝缘密封体包封所述多个半导体管芯。所述重布线层沿堆积方向设置在所述绝缘密封体上并电连接到所述多个半导体管芯，其中所述重布线层包括交替堆叠的多个导电线、多个导通孔及多个介电层，且所述多个导通孔的侧向尺寸沿着所述堆积方向增加。所述连接元件设置在所述重布线层与所述半导体管芯之间，其中所述连接元件包括与所述半导体管芯接合的本体部分及与所述重布线层接合的通孔部分，其中所述通孔部分的侧向尺寸沿着所述堆积方向减小。寸沿着所述堆积方向减小。寸沿着所述堆积方向减小。
【技术实现步骤摘要】
封装结构
[0001]本揭露是涉及一种封装结构及其制作方法。
技术介绍
[0002]由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业已经历了迅速的成长。在很大程度上，集成密度的此种提高是由于最小特征尺寸(minimum feature size)的反复减小，这允许将更多较小的组件集成到给定区域中。这些较小的电子组件也需要所利用的面积比先前封装件小的较小封装件。正在开发用于晶片级封装的三维集成技术，以满足对高密度集成封装件的尺寸减小、高性能内连及异质集成的需求。
技术实现思路
[0003]本揭露实施例提供一种封装结构包括多个半导体管芯、绝缘密封体、重布线层及多个连接元件。所述绝缘密封体包封所述多个半导体管芯。所述重布线层沿堆积方向设置在所述绝缘密封体上并电连接到所述多个半导体管芯，其中所述重布线层包括交替堆叠的多个导电线、多个导通孔及多个介电层，且所述多个导通孔的侧向尺寸沿着所述堆积方向增加。所述连接元件设置在所述重布线层与所述半导体管芯之间，其中所述连接元件包括与所述半导体管芯接合的本体部分及与所述重布线层接合的通孔部分，其中所述通孔部分的侧向尺寸沿着所述堆积方向减小。
附图说明
[0004]结合附图阅读以下详细说明，会最佳地理解本揭露的各方面。注意，根据行业中的标准惯例，各种特征未按比例绘制。事实上，为使论述清晰起见，可任意地增大或减小各种特征的关键尺寸。
[0005]图1A至图1I是根据本揭露一些示例性实施例制作封装结构的方法中的各种阶段的示意性剖视图。
[0006]图2A至图2F是根据本揭露一些其他示例性实施例制作封装结构的方法中的各种阶段的示意性剖视图。
[0007]图3是根据本揭露一些示例性实施例的封装结构的示意性剖视图。
[0008]图4是根据本揭露一些其他示例性实施例的封装结构的示意性剖视图。
[0009]图5是根据本揭露一些其他示例性实施例的封装结构的示意性剖视图。
[0010]图6A至图6F是根据本揭露一些其他示例性实施例制作封装结构的方法中的各种阶段的示意性剖视图。
[0011]图7A至图7H是根据本揭露一些其他示例性实施例制作封装结构的方法中的各种阶段的示意性剖视图。
[0012]图8是根据本揭露一些其他示例性实施例的封装结构的示意性剖视图。
[0013][符号的说明][0014]101：第二载体
[0015]102：第一载体/载体
[0016]103、104、DB：剥离层
[0017]106：晶种层
[0018]106-TS、112A-TS、116-TS、118-TS、204-TS、CL1-TS、DL1-TS：顶表面
[0019]108：连接晶种层
[0020]110：连接元件
[0021]110A、130A：本体部分
[0022]110B、130B：通孔部分
[0023]112A：第一半导体管芯/半导体管芯
[0024]112A-1：第一半导体衬底/半导体衬底
[0025]112A-2：第一导电接垫/导电接垫
[0026]112A-3：第一钝化层/钝化层
[0027]112A-4：第一导电柱/导电柱
[0028]112A-5、112B-5：保护层
[0029]112A-BS：第一半导体管芯的背侧表面
[0030]112B：第二半导体管芯/半导体管芯
[0031]112B-1：第二半导体衬底/半导体衬底
[0032]112B-2：第二导电接垫/导电接垫
[0033]112B-3：第二钝化层/钝化层
[0034]112B-4：第二导电柱/导电柱
[0035]112B-BS：第二半导体管芯的背侧表面
[0036]112C、112D：半导体管芯
[0037]112C-1、112D-1：半导体衬底
[0038]112C-2、112D-2、122：导电接垫
[0039]112C-3、112D-3：钝化层
[0040]112C-4、112D-4：导电柱
[0041]114：导电凸块
[0042]116：底部填充结构
[0043]118：绝缘材料
[0044]118
’
：绝缘密封体
[0045]118
’-
Sx：绝缘密封体的表面
[0046]120：重布线层
[0047]121A、121B、121C：非平坦的晶种层
[0048]124：导电球
[0049]130：绝缘体穿孔
[0050]132、DLx：介电层
[0051]134：导电端子
[0052]202：支撑结构
[0053]204：连接柱
[0054]301：条带
[0055]302：框架
[0056]CL1：第一导电线
[0057]CL2：第二导电线/导电线
[0058]CL3：第三导电线/导电线
[0059]CLx：导电线
[0060]CR1：载体
[0061]D1：第一方向
[0062]DL1：第一介电层/最底部介电层
[0063]DL2：第二介电层/介电层
[0064]DL3：第三介电层/介电层
[0065]DL4：第四介电层/介电层
[0066]H1：第一高度
[0067]H2：第二高度
[0068]H3：第三高度
[0069]H4：第四高度
[0070]LD1、LD2：侧向尺寸
[0071]PH1、PH2：高度
[0072]PK1、PK2、PK3、PK4、PK5、PK6、PK7、PK8：封装结构
[0073]V1：第一导通孔/导通孔
[0074]V2：第二导通孔/导通孔
[0075]V3、Vx：导通孔
具体实施方式
[0076]以下公开内容提供诸多不同的实施例或实例以实施所提供主题的不同特征。下文阐述组件及排列的具体实例以简化本揭露。当然，这些仅是实例且不旨在进行限制。举例来说，在以下说明中，第二特征形成在第一特征之上或形成在第一特征上可包括第二特征与第一特征形成为直接接触的实施例，且还可包括额外特征可形成在第二特征与第一特征之间使得第二特征与第一特征可不直接接触的实施例。另外，本揭露可在各种实例中重复使用参考编号及/或字母。此种重复使用是出于简明及清晰的目的，且本质上并不规定所述的各种实施例及/或配置之间的关系。
[0077]此外，为易于说明，本文中可使用例如“在
…
下方(beneath)”、“在
…
下面(below)”、“下部(lower)”、“在
…
上(on)”、“在
…
之上(over)”、“上覆在
…...
【技术保护点】
【技术特征摘要】
1.一种封装结构，包括：多个半导体管芯；绝缘密封体，包封所述多个半导体管芯；重布线层，沿堆积方向设置在所述绝缘密封体上并电连接到所述多个半导体管芯，其中所述重布线层包括交替堆叠的多个导电线、多个导通孔及多个介电层，且所述多个导通孔的侧向尺...
【专利技术属性】
技术研发人员：林士庭，吴集锡，余振华，卢思维，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。