半导体器件及其形成方法技术

本发明专利技术提供一种半导体器件及其形成方法，其形成方法包括：提供衬底，在所述衬底上形成若干分立排布的芯层；在所述芯层的侧壁上形成第一侧墙，所述第一侧墙的顶部表面与所述芯层的顶部表面齐平；去除至少一个所述芯层的一侧壁上的所述第一侧墙；在去除所述第一侧墙后的所述芯层的侧壁上形成第二侧墙，所述第一侧墙和所述第二侧墙采用非相同材料。本发明专利技术利用第一侧墙和第二侧墙采用非相同材料，将不需要形成鳍部位置上的侧墙去掉，继续剩余的侧墙为掩膜刻蚀衬底形成鳍部时，在不需要形成鳍部的位置就不会形成鳍部，简化了鳍部的形成工艺，提高了形成的鳍部的质量，从而提高形成的半导体器件的质量。器件的质量。器件的质量。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体器件及其形成方法。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
[0003]为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，且隔离结构表面低于鳍部顶部；位于隔离结构表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
[0004]然而，随着半导体器件的尺寸缩小，器件密度的提高，形成鳍式场效应晶体管的工艺难度增大，且所形成的鳍式场效应晶体管的性能也不稳定。

技术实现思路

[0005]本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
[0006]为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供衬底，在所述衬底上形成若干分立排布的芯层；在所述芯层的侧壁上形成第一侧墙，所述第一侧墙的顶部表面与所述芯层的顶部表面齐平；去除至少一个所述芯层的一侧壁上的所述第一侧墙；在去除所述第一侧墙后的所述芯层的侧壁上形成第二侧墙，所述第一侧墙和所述第二侧墙采用非相同材料。
[0007]可选的，所述第一侧墙的材料包括氮化硅、氧化硅、碳化硅或氮氧化硅。
[0008]可选的，所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
[0009]可选的，所述芯层的材料包括无定形硅、多晶硅或无定形碳。
[0010]可选的，在去除至少一个所述芯层的一侧壁上的所述第一侧墙之前，还包括：在所述衬底上形成介质层，所述介质层的顶部与所述芯层的顶部齐平；在所述介质层、所述芯层以及所述第一侧墙上形成硬掩膜层，所述硬掩膜层开口暴露出至少一个所述芯层的一侧壁上的所述第一侧墙的顶部。
[0011]可选的，去除所述第一侧墙的工艺为干法刻蚀工艺或湿法刻蚀工艺。
[0012]可选的，形成所述第二侧墙的工艺为化学气相沉积工艺或原子层气相工艺或物理气相沉积工艺。
[0013]可选的，形成所述第二侧墙之后，还包括：以所述第一侧墙和所述第二侧墙为掩
膜，刻蚀部分厚度的所述衬底；去除所述第二侧墙，以所述第一侧墙为掩膜，继续刻蚀部分厚度的所述衬底，在所述衬底上形成鳍部。
[0014]可选的，所述介质层的材料包括碳化硅、氧化硅、氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
[0015]相应的，利用上述的形成方法，本专利技术还提供一种半导体器件，包括：衬底；若干芯层，分立排布于所述衬底上；第一侧墙，位于所述芯层的侧壁上，且所述第一侧墙的顶部表面与所述芯层的顶部表面齐平；第二侧墙，至少位于一个所述芯层的一侧壁上，且所述第一侧墙和所述第二侧墙采用非相同材料。
[0016]与现有技术相比，本专利技术的技术方案具有以下优点：
[0017]在衬底上形成芯层，在芯层的侧壁上形成第一侧墙之后，将其中至少一个芯层的一侧壁上第一侧墙去除，从而在去除第一侧墙的芯层的侧壁上形成第二侧墙，第一侧墙和第二侧墙的材料采用非相同材料，这样在后续去除芯层以第一侧墙和第二侧墙为掩膜刻蚀部分厚度的衬底，初步定义出了形成鳍部的位置，利用第一侧墙和第二侧墙采用非相同材料，将不需要形成鳍部位置上的侧墙去掉，继续剩余的侧墙为掩膜刻蚀衬底形成鳍部时，在不需要形成鳍部的位置就不会形成鳍部，简化了鳍部的形成工艺，提高了形成的鳍部的质量，从而提高形成的鳍部的质量。
附图说明
[0018]图1至图4是一实施例中半导体器件的结构示意图；
[0019]图5至图14是本专利技术一实施例中半导体器件形成过程的结构示意图。
具体实施方式
[0020]目前半导体器件的形成工艺过程中，在形成鳍部之后，需要将不需要的鳍部去除，从而形成符合需求的鳍部图形，具体形成过程参考图1至图4。
[0021]首先参考图1，提供衬底100，所述衬底100上形成硬掩膜层110。
[0022]参考图2，刻蚀所述掩膜层110和部分厚度的所述衬底100，在所述衬底100上形成若干分立排布的鳍部120。
[0023]在刻蚀所述掩膜层110之前在所述掩膜层110上形成图形化层(图中未示出)，以图形化层为掩膜，刻蚀所述掩膜层110和部分厚度的所述衬底100，在所述衬底100上形成若干分立排布的鳍部120，去除图形化层。
[0024]参考图3，在所述衬底100上形成光刻胶层130，所述光刻胶层130暴露出部分所述鳍部120侧壁和顶部表面。
[0025]参加图4，去除所述光刻胶层130暴露出的所述鳍部120，在需要的位置上形成所述鳍部120，去除所述光刻胶层130。
[0026]专利技术人发现，在形成所述鳍部120之后，以所述光刻胶130为掩膜，去除所述光刻胶层130暴露出的所述鳍部，从而在需要形成鳍部的位置形成鳍部，将不需要的鳍部去掉，形成符合要求的鳍部，但是利用这种方法形成的鳍部的表面质量差，导致后续形成半导体器件时，使得半导体器件在使用的过程中容易出现失效等现象，限制了半导体器件的使用。这是因为在随着半导体器件的尺寸不断缩小，鳍部之间的距离越来越小，这样一方面在形成
光刻胶层时，光刻胶层的开口尺寸不容易很好的控制，不能准确地对准需要去除的鳍部，工艺难度增加；另一方面，在去除暴露出的部分鳍部时，由于鳍部之间的距离小，容易损伤到周边的鳍部，从而使得形成的鳍部具有较差的质量，影响形成的半导体器件的质量。
[0027]专利技术人研究发现，在衬底上形成芯层之后，在至少一个芯层的侧壁上形成两种不同材料的第一侧墙和第二侧墙，利用形成的第一侧墙和第二侧墙首先初步定义出需要形成的鳍部的位置，再利用第一侧墙和第二侧墙的材料不同，将不需要形成鳍部位置对应的第一侧墙或第二侧墙去掉，这样在以第一侧墙或第二侧墙为掩膜刻蚀部分厚度的衬底，在衬底上形成鳍部时，不需要形成鳍部的位置处就不会形成鳍部，直接在需要形成鳍部的位置处形成好鳍部，简化了鳍部的形成过程，使得形成的鳍部的质量得到提高，从而提高形成的半导体器件的质量和使用的稳定性，扩大半导体器件的使用范围。
[0028]为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细地说明。
[0029]图5至图14是本专利技术一实施例中半导体器件形成过程的结构示意图。
[0030]首先参考图5，提供衬底200，在所述衬底200上形成若干分立排布的所述芯层300。
[0031]本实施例中，所述衬底200的材料为硅；其他实施例中，所述衬底200的材料还可为单晶硅，多晶硅、非晶硅、锗、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底，在所述衬底上形成若干分立排布的芯层；在所述芯层的侧壁上形成第一侧墙，所述第一侧墙的顶部表面与所述芯层的顶部表面齐平；去除至少一个所述芯层的一侧壁上的所述第一侧墙；在去除所述第一侧墙后的所述芯层的侧壁上形成第二侧墙，所述第一侧墙和所述第二侧墙采用非相同材料。2.如权利要求1所述的形成方法，其特征在于，所述第一侧墙的材料包括氮化硅、氧化硅、碳化硅或氮氧化硅。3.如权利要求1所述的形成方法，其特征在于，所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。4.如权利要求1所述的形成方法，其特征在于，所述芯层的材料包括无定形硅、多晶硅或无定形碳。5.如权利要求1所述的形成方法，其特征在于，在去除至少一个所述芯层的一侧壁上的所述第一侧墙之前，还包括：在所述衬底上形成介质层，所述介质层的顶部与所述芯层的顶部齐平；在所述介质层、所述芯层以及所述第一侧墙上形成硬掩膜层，所述硬掩膜层开口暴露出至少一个所述芯层的一侧壁上...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：