减小非易失性闪存芯片面积的电路及非易失性闪存芯片制造技术

本发明专利技术公开了一种减小非易失性闪存芯片面积的电路及非易失性闪存芯片，在不改变灵敏放大器个数的前提下，减少数据编程单元，将128个数据编程单元改为32个数据编程单元，减小灵敏放大器和数据编程单元模块的总面积；对于16Mbit串行NOR Flash芯片来说，本技术方案可以减小1.2%～2.5%的芯片面积，如果对于8Mbit串行NOR Flash来说，本技术方案可以减小2%～4%的芯片面积，降低了芯片在晶圆制造端的成本，提升了芯片的成本优势。

【技术实现步骤摘要】
减小非易失性闪存芯片面积的电路及非易失性闪存芯片
本专利技术涉及非易失性闪存
，尤其涉及的是一种减小非易失性闪存芯片面积的电路及非易失性闪存芯片。
技术介绍
芯片的晶圆面积是芯片成本的重要组成部分之一，减小芯片面积通常有两种方式：一是晶圆制造厂先进工艺的迭代，将芯片的特征尺寸逐渐做小从而将芯片面积做小；二是芯片设计公司采用更优的架构设计或者电路将芯片面积做小；第二点也往往是各家芯片设计公司相互竞争的主要方面。图1和图2是存储容量为16Mbit串行NORFlash芯片的主要模块对应的版图示意图和实际版图。从图1可以看出，NORFlash芯片的主要模块分为存储区域、外围读写擦控制电路+IO接口、灵敏放大器+数据编程单元三个部分。通常，NORFlash存储区域内存储单元的设计部分大都是晶圆制造厂提供的存储单元特征尺寸和设计规则，如果芯片设计公司更改此区域内的特征尺寸和设计规则，存储单元的读写擦性能可能和晶圆厂的预期不一样，从而可能导致存储器芯片的读写擦性能不好，为了存储器芯片的高可靠性，大部分芯片设计公司都遵循晶圆厂提供的存储单元特征尺寸和设计规则，故在相同工艺节点上，各芯片设计公司设计的NORFlash芯片在存储区域部分所消耗的芯片面积相近。NORFlash主要模块的第二部分是外围控制电路和IO接口电路部分，外围控制电路决定了对NORFlash存储单元的读写擦所需要的电荷泵性能，控制状态切换的逻辑数字状态机，SRAM等，这一块面积占芯片整体面积的比例较大，尤其是对于中低容量的NORFlash芯片来说，这个比重往往可以达到30%或以上，如何做到具有相同甚至更优性能的前提下花费芯片面积更小是各芯片设计公司争相缩小的方向。NORFlash主要模块的第三部分是灵敏放大器和数据编程单元，通常灵敏放大器的个数决定了数据读取的最高速度，在对数据读取速度要求较高的NORFlash产品上，通常大部分NORFlash芯片设计公司都采用128个灵敏放大器的结构，为了复用数据读取和编程的数据总线，即使芯片编程能力只能同时编程32bit（因为编程1个bit所需要的存储单元编程电流大约100uA，如果同时编程128bit，芯片的存储单元编程电流为12.8mA，再换算成芯片电源端的电流，芯片编程128bit需要的电源电流大概需要50mA～80mA，这将对向NORFlash提供电源的电源芯片是一个非常巨大的挑战，编程时电源消耗的最大电流通常在25mA），与之一一对应的数据编程单元数量也为128个，灵敏放大器和数据编程单元部分的示意图如图3所示，在中低容量NORFlash芯片中，128个灵敏放大器和数据编程单元往往可以占到芯片面积的5%～10%，在成本十分重要的存储器芯片领域是十分重要的一个模块。所以，如何减小灵敏放大器和数据编程单元这一部分的面积，对于减小芯片面积起到非常重要的作用。因此，现有的技术还有待于改进和发展。
技术实现思路
本专利技术的目的在于提供一种减小非易失性闪存芯片面积的电路及非易失性闪存芯片，可以减小灵敏放大器和数据编程单元这一部分的面积。本专利技术的技术方案如下：一种减小非易失性闪存芯片面积的电路，其中，包括若干个灵敏放大器、若干个数据编程单元和4选1开关电路，每个灵敏放大器通过4选1开关电路与一个数据编程单元连接，一个数据编程单元通过4选1开关电路同时与4个灵敏放大器连接，所述4选1开关电路与数据编程单元的数据输出端连接，4选1开关电路与灵敏放大器的数据输入端连接，每个灵敏放大器与NORFlash芯片内对应的一根位线连接：将需要所要编程的数据输入到数据编程单元，通过4选1开关电路将数据编程单元所要编程的数据输入到对应的灵敏放大器，最后输入至NORFlash芯片内对应的位线。所述的减小非易失性闪存芯片面积的电路，其中，所述灵敏放大器设置128个，数据编程单元设置32个，一个数据编程单元同时与4个灵敏放大器连接。所述的减小非易失性闪存芯片面积的电路，其中，所述128个灵敏放大器按序号顺序均分为四组，每次从一组中顺序抽出一个序号的灵敏放大器，从四组中抽出的四个灵敏放大器同时与对应序号的一个数据编程单元通过4选1开关电路连接。所述的减小非易失性闪存芯片面积的电路，其中，所述4选1开关电路采用由地址A3和A2控制的4选1开关电路。所述的减小非易失性闪存芯片面积的电路，其中，所述4选1开关电路与灵敏放大器的数据输出端连接，4选1开关电路与数据编程单元的数据输入端连接；灵敏放大器从NORFlash芯片内对应的位线读出数据后经过4选1开关电路输出到对应的数据编程单元，实现数据输出。一种非易失性闪存芯片，其中，包括如上述任一所述的减小非易失性闪存芯片面积的电路。本专利技术的有益效果：本专利技术通过提供一种减小非易失性闪存芯片面积的电路及非易失性闪存芯片，在不改变灵敏放大器个数的前提下，减少数据编程单元，将128个数据编程单元改为32个数据编程单元，减小灵敏放大器和数据编程单元模块的总面积；对于16Mbit串行NORFlash芯片来说，本技术方案可以减小1.2%～2.5%的芯片面积，如果对于8Mbit串行NORFlash来说，本技术方案可以减小2%～4%的芯片面积，降低了芯片在晶圆制造端的成本，提升了芯片的成本优势。附图说明图1是现有技术中16Mbit串行NORFlash芯片的主要模块对应版图示意图。图2是现有技术中16Mbit串行NORFlash芯片版图的主要模块。图3是现有技术中NORFlash的灵敏放大器和数据编程单元对应版图示意图。图4是本专利技术中减小非易失性闪存芯片面积的电路的示意图。图5是本专利技术中减小非易失性闪存芯片面积的电路通过4选1开关电路同时控制数据输出选通的示意图。具体实施方式下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。如图4所示，一种减小非易失性闪存芯片面积的电路，包括若干个灵敏放大器、若干个数据编程单元和4选1开关电路，每个灵敏放大器通过4选1开关电路与一个数据编程单元连接，一个数据编程单元通过4选1开关电路同时与4个灵敏放大器连接，所述4选1开关电路与数据编程单元的数据输出端连接，4选1开关电路与灵敏放大器的数据输入端连接，每个灵敏放本文档来自技高网...

【技术保护点】
1.一种减小非易失性闪存芯片面积的电路，其特征在于，包括若干个灵敏放大器、若干个数据编程单元和4选1开关电路，每个灵敏放大器通过4选1开关电路与一个数据编程单元连接，一个数据编程单元通过4选1开关电路同时与4个灵敏放大器连接，所述4选1开关电路与数据编程单元的数据输出端连接，4选1开关电路与灵敏放大器的数据输入端连接，每个灵敏放大器与NOR Flash芯片内对应的一根位线连接：将需要所要编程的数据输入到数据编程单元，通过4选1开关电路将数据编程单元所要编程的数据输入到对应的灵敏放大器，最后输入至NOR Flash芯片内对应的位线。/n

【技术特征摘要】
1.一种减小非易失性闪存芯片面积的电路，其特征在于，包括若干个灵敏放大器、若干个数据编程单元和4选1开关电路，每个灵敏放大器通过4选1开关电路与一个数据编程单元连接，一个数据编程单元通过4选1开关电路同时与4个灵敏放大器连接，所述4选1开关电路与数据编程单元的数据输出端连接，4选1开关电路与灵敏放大器的数据输入端连接，每个灵敏放大器与NORFlash芯片内对应的一根位线连接：将需要所要编程的数据输入到数据编程单元，通过4选1开关电路将数据编程单元所要编程的数据输入到对应的灵敏放大器，最后输入至NORFlash芯片内对应的位线。


2.根据权利要求1所述的减小非易失性闪存芯片面积的电路，其特征在于，所述灵敏放大器设置128个，数据编程单元设置32个，一个数据编程单元同时与4个灵敏放大器连接。


3.根据权利要求2所述的减小非易失...

【专利技术属性】
技术研发人员：龙冬庆，刘梦，吴彤彤，温靖康，
申请(专利权)人：深圳市芯天下技术有限公司，
类型：发明
国别省市：广东;44