状态指示检测装置和方法制造方法及图纸

一种状态指示检测装置（ＳＩＤＭ）包括输入存储级（ＩＮＳ）、中间存储级（ＩＳＳ）和输出存储级（ＯＳＳ）。状态指示（ＩＮ＿ＳＴＡＴＵＳ）输入到输入存储级（ＩＮＳ）的输入寄存器（ＩＮＭ），然后移位到中间存储级而后再到输出存储级（ＩＳＳ、ＯＳＳ）。输入和中间存储级用第一时钟域（Ａ）中的第一参考时钟（ＣＬＫ－Ａ）工作，输出存储级用第二时钟域（Ｂ）中不同的第二参考时钟（ＣＬＫ－Ｂ）工作。根据本发明专利技术，只可能在产生保持信号（ＬＯＣＫ）期间读出中间存储级（ＩＳＳ）的中间寄存器（ＩＮＴ），其中保持信号（ＬＯＣＫ）使当前状态指示保持在中间存储级（ＩＳＳ）中，并阻止新状态指示从输入存储级（ＩＮＳ）传输。因为保持信号（ＬＯＣＫ）的持续时间涵盖至少一个第二参考时钟周期，所以读出脉冲（ＳＴＲＯＢＥ）可以置于保持信号持续时间（ＬＯＣＫＬ）内。因此，即使在第一和第二参考时钟（ＣＬＫ－Ａ、ＣＬＫ－Ｂ）之间不同的相位和／或频率关系下，仍可以避免输出寄存器（ＯＲＭ）中的亚稳态，且不会丢失硬件装置（ＨＷ）输出的任何状态指示。（*该技术在2022年保护过期，可自由使用*）

State indication detecting device and method

A state indication detection device (SIDM) includes an input storage stage (INS), an intermediate storage stage (ISS), and an output storage level (OSS). Status indicator (INSTATUS) input to the memory level (INS) of the input register (INM), and then shift to the intermediate storage level and then to store the output level (ISS, OSS). With the first clock input and intermediate storage level (A) in the first reference clock (CLK - A), the output storage level with second clock domains (B) second reference clock in different (CLK - B) work. According to the invention, can only stay in the signal generated during readout (LOCK) intermediate storage (ISS) intermediate level register (INT), which keep the signal (LOCK) to indicate the current status in the middle level storage (ISS), and to prevent new state instructions from the input storage level (INS) transmission. Because the duration of the signal (LOCK) covering at least a second reference clock cycle, so the readout pulse (STROBE) can be placed in the hold signal duration (LOCKL). Therefore, even in the first and second reference clock (CLKA, CLKB) between different phase and / or frequency, still can avoid the output register (ORM) in the metastable state, and will not lose any hardware device (HW) output instructions.

【技术实现步骤摘要】

本专利技术涉及用于检测硬件设备输出的状态指示的装置和方法。一般来说，为了检测指示脉冲或状态指示或将其锁存在存储设备中，所述状态指示由同步于第一参考时钟的硬件设备输出，而同步于与所述第一参考时钟有相位和/或频率差异的第二时钟的处理设备或其它监控设备可能要读取该状态指示，例如1比特。因此，状态指示可能会因不同“时钟域”之间的相位和/或频率失配而丢失。具体地说，本专利技术所解决的问题是，对第一和第二参考时钟之间的任意相位关系，如何才能实现指示信号从第一参考时钟域到第二参考时钟域的稳定传输。
技术介绍
可以采用ASIC(专用集成电路)来操作和/或监视数据流。在这种ASIC内，通常有产生短脉冲形状的状态或错误指示的电路和功能块。此外，一旦从硬件设备中读出指示信号，则ASIC必须更新闩锁寄存器。如上所述，锁存状态指示(如1比特)的寄存器或触发器在不同于处理已锁存指示的电路(如微控制器接口)的时钟域下工作。因此，当访问闩锁寄存器时需要同步功能来避免亚稳态。亚稳态可能在触发器(FF)的建立-保持窗口被违反的情况下出现。当出现亚稳态时，无法预测FF输出的逻辑状态，从而只能以一定错误概率给出未确定逻辑值稳定到确定状态的精确时刻。当然，理论上来说，亚稳态的触发器也可以被读出。但是，因为亚稳态，所以完全无法确定哪一个逻辑值被读出。再者，即使更新请求和新指示在时间上重合，同步和更新功能也不得与错误指示的检测重叠。需要锁存这样的状态指示的典型环境例如SONET/SDH应用架构。对于这种应用，电路会锁存短的、时钟周期长的指示，使它们同步于微控制器接口，并提供读时更新功能，而在读和更新阶段不覆盖新指示。例如，SDH/SONET ASIC可能会接收、监视和处理16个SDH/SONET数据流。在此情况下，从SDH/SONET应用中的数据流恢复时钟，因此ASIC涉及16个具有相同标称时钟频率但彼此间相位关系不可预测且输入到微控制器接口的时钟域，所述微控制器接口使控制和配置控制器可以存取被锁存的指示。假设锁存的指示在微控制器读取它们之前一直是可用的，从而可将它们更新为新指示而又不会覆盖读出阶段到达的指示。因此，仅通过两次连续的读访问，微控制器即可以检测指示状态中的变化。现有技术说明上述更新和锁存(检测)来自硬件设备的状态指示的问题是一个一般性的任务，并不局限于上述的SONET/SDH应用。例如，同一申请人提交的德国专利申请P19814359(对应于PCT/EP99/0226(WO99/50727)和美国专利申请09/280984)描述了大体上如附图说明图1所示那样存储和访问状态指示的问题。硬件设备HW例如同步于第一参考时钟CLK_A将状态指示SI输出到属于时钟域A的输入存储装置ISM。状态指示SI′从输入存储装置ISM传送到输出存储装置OSM。例如，由处理装置PROC输出读请求RDRQ，以便从输出存储装置OSM读出状态指示SI″。读出状态指示SI″可以同步于属于时钟域B的第二时钟CLK_B，而从输入存储装置ISM传送状态指示SI′则可以同步于属于时钟域A的第一时钟CLK_A，以致读出和传送通常不会同时进行(亦参见图2中的时刻PD1、PD2)。这是时钟CLK_A和CLK_B之间存在相位和/或频率差所致，在实际实施例中，时钟CLK_A和CLK_B不是从同一个源产生的，而且它们通常不是分布在同一个时钟树上。即使时钟速率是相同的，一般的相差也存在，导致CLK_A和CLK_B脉冲各自的传送和读出沿不一致，即不同步。在上述专利申请中，描述了在输入存储装置ISM中采集状态指示(若干位)，然后将其传送或复制到输出存储装置OSM的若干寄存器中，以便一个或多个处理装置PROC可以同时访问输出存储装置OSM中的那些状态指示。图2显示例如图1所示的时钟域A和时钟域B之间典型的相位/频率关系。例如，在时刻PD1、PD2，如果各时钟频率不是彼此的整数倍，即周期长度Ta不是周期长度Tb的整数倍，则各时钟脉冲的上升沿或下降沿不匹配。此外，即使各时钟频率在标称上彼此为整数倍，相位失配也可能随时间变化，尤其是当时钟频率由不同时钟源产生时。这意味着，例如新的状态指示SI(图2中以IN_STATUS表示)可能同步于第一参考时钟CLK_A以钟控方式打入输入存储装置ISN；但当存在相位和/或频率失配时，它可能不适于传送并存储在输出存储装置OSM中。美国专利US5357613公开一种类似于图1所示的电路，即输入存储级由多路复用器和D触发器构成，而输出存储装置也由多路复用器和D触发器构成。还设有由两个串联的D触发器构成的同步级。类似于图1，该美国专利公开的电路分别在输入域和输出域用两个不同的参考时钟工作。虽然同步级可实现时间域同步，并实现低误码率的数据捕获，但是，首先它无法在两个时钟信号的任何频率和相位关系下正确工作，无法确保输出存储级所提取的值是通过时钟域边界正确传送的最新错误指示。美国专利US5638015也公开了一种类似于附图1的配置。其中，设置了输入部分和输出部分，各部分以不同的参考时钟工作。其原理是采用多个延迟D触发器，以便使两个时钟域匹配。其中说明了这种配置可避免亚稳态。但是，它只适用于输出部分的时钟频率大于或等于输入部分的时钟频率的情况。再者，只有两个寄存器级，一个用于接收输入脉冲的输入级，一个所述脉冲直接传送到的输出级。如上所述，常规技术无法通用于指示锁存时钟域和指示提取时钟域(下文称为时钟域A和时钟域B)之间的所有时钟和频率关系。经典的同步级方法，例如上述美国专利US-5357613和US-5638015所述的方法，在例如提取时钟域B的工作时钟CLK_B比锁存时钟域A的工作时钟CLK_A慢时就会失效。因此，当需要在任意相位/频率关系下实现读清零功能时，常规技术可能无法实现同步或无法尽可能快地传递所存储的(锁存或检测到的)指示信号。因此，常规技术下据所知还没有在读出时集成所有三种功能即锁存、同步和更新而又不会丢失输入的状态指示的状态指示检测装置和状态指示检测方法。本专利技术要解决的问题如上参照现有技术，具体参照图1和图2所述，常规技术的电路仅由输入级装置ISM和输出级装置OSM构成，OSM在第一参考时钟CLK_A(锁存域A)和第二时钟CLK_B(读出域B)之间相位和/或频率关系任意的情况下，无法提供精确的锁存、同步和读更新功能。因此，本专利技术的目的在于提出一种状态指示检测方法和装置，它可以确保对应于锁存参考时钟和读出时钟之间的每种频率和相位关系，状态指示都不会丢失，即对应于每种频率和相位关系，可以稳定地将状态从输入寄存器传送到输出寄存器，同时可以读入任何新输入的状态指示而不会丢失。实现目标的解决方案本专利技术目标通过一种用于检测状态指示的方法(权利要求1)来实现，其中，将原始状态指示读入第一参考时钟域的输入存储级，以使所述状态指示在同步于所述第一参考时钟域的第一参考时钟的所述输入存储级中可用；以及将所述读状态指示输入到第二参考时钟域的输出存储级，以使所述状态指示在同步于所述第二参考时钟域的第二参考时钟的所述输出存储级中可用，所述第二参考时钟域的所述第二参考时钟具有与所述第一参考时钟不同的相位和/或频率；其中所述输入存储级中的所述状态指示同步于所述第一参考时钟移位到所述第本文档来自技高网...

【技术保护点】
一种用于检测状态指示的方法，其中　　　　ａ１）将原始状态指示（ＩＮ＿ＳＴＡＴＵＳ）读（ＳＴ１、ＳＴ２）入第一参考时钟域（Ａ）的输入存储级（Ｉ０１－Ｉ０３），使得所述读状态指示在同步于所述第一参考时钟域（Ａ）的第一参考时钟（ＣＬＫ＿Ａ）的所述输入存储级中可用；以及　　　　ａ２）将所述读状态指示输入（ＳＴ４）到第二参考时钟域（Ｂ）的输出存储级（Ｉ０６－Ｉ０８），使得所述读状态指示在同步于所述第二参考时钟域（Ｂ）的第二参考时钟（ＣＬＫ＿Ｂ）的所述输出存储级中可用，所述第二参考时钟域（Ｂ）的所述第二参考时钟（ＣＬＫ＿Ｂ）具有不同于所述第一参考时钟（ＣＬＫ＿Ａ）的相位和／或频率（ｆ↓［Ａ］；ｆ↓［Ｂ］）；　　　　其特征在于：　　　　ｂ）所述输入存储级（Ｉ０１－Ｉ０３）中的所述状态指示同步于所述第一参考时钟（ＣＬＫ＿Ａ）移位（ＳＴ３、ＳＴ５）到所述第一参考时钟域（Ａ）的中间存储级（Ｉ０４－Ｉ０５）；以及　　　　ｃ）响应于输入（ＳＯ）到所述输出存储级（Ｉ０６－Ｉ０８）的读请求信号（ＲＤＲＱ），　　　　ｃ１）将保持信号（ＬＯＣＫ）施加（Ｓ３）到所述中间存储级（Ｉ０４－Ｉ０５）上，以将当前状态指示保持在所述中间存储级（Ｉ０４－Ｉ０５）中并阻止新状态指示从所述输入移位到所述中间存储级（Ｉ０１－Ｉ０３；Ｉ０４－Ｉ０５）上；以及　　　　ｃ２）在所述保持信号（ＬＯＣＫ）期间，将读出信号（ＳＴＲＯＢＥ）施加（Ｓ６）到所述输出存储级（Ｉ０６－Ｉ０８），以将所述中间存储级（Ｉ０４－Ｉ０５）中的当前状态指示同步于所述第二参考时钟（ＣＬＫ＿Ｂ）读到（ＳＴ４）所述输出存储级（Ｉ０６－Ｉ０８）。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：T阿本德罗斯，HU弗利尔，
申请(专利权)人：艾利森电话股份有限公司，
类型：发明
国别省市：SE[瑞典]