一种触发式上电及可控下电的电源控制方案制造技术

本发明专利技术公开了一种触发式上电及可控下电的电源控制方案，包括外部上电控制信号隔离电路、外部上电控制信号锁存电路、外部上电控制信号状态反馈电路、CPU下电控制电路、上下电控制MOSFET驱动电路、上下电控制MOSFET(Q1)、DC/DC电源和CPU电路。本发明专利技术由于带外部上电控制信号锁存电路，故检测到第一个有效高电平脉冲就能锁存，可以实现上电信号的防抖动功能；当设备完成所有运行功能后，CPU能自行控制下电，进入低功耗休眠模式，通过外部上电控制信号可以唤醒设备。

【技术实现步骤摘要】
一种触发式上电及可控下电的电源控制方案
本专利技术涉及电源控制
，具体涉及一种用于新能源车用电机控制器、电动摩托车控制器、通讯电源和家用电器等领域以及其它需要通过外部硬线触发上电的电源控制方案。
技术介绍
通常的产品中，控制电源一般是由机械或者电气开关直接控制，设计相对简单易于实现，如图1，控制电源经一级开关之后，再接入二级开关，最后接入设备的控制电源供电端口。图1电路的控制方式是：当一级开关打开之后，通过二级开关接通电源，使设备处于供电状态。该控制电源供电方式存在以下问题：a)在不使用特殊的、且成本较高的带防抖功能的机械开关时，上电过程由于机械抖动，会产生振荡脉冲，对后级电路产生干扰；b)当设备用在汽车上时，控制电源有时需要接常电，即：一二级开关一直接通，设备无法进入低功耗的休眠状态；c)当设备在运行过程中，当设备接常电(即一级开关常闭)时，二级开关紧急断开时，会使控制电源突然掉电，可能会导致数据丢失甚至失控，严重的会引起安全事故。
技术实现思路
本专利技术的目的在于提供一种上电防抖动，具有低功耗休眠功能，唤醒设备功能的触发式上电及可控下电的电源控制方案，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种触发式上电及可控下电的电源控制方案，包括外部上电控制信号隔离电路、外部上电控制信号锁存电路、外部上电控制信号状态反馈电路、CPU下电控制电路、上下电控制MOSFET驱动电路、上下电控制MOSFET(Q1)、DC/DC电源和CPU电路；所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号或高电平脉冲信号；所述外部上电控制信号隔离电路的输出信号一路输出至外部上电控制信号锁存电路，另一路输出至外部上电控制信号状态反馈电路；所述外部上电控制信号状态反馈电路的输出信号一路输出至CPU，另一路输出至CPU下电控制电路；所述CPU电路的输出信号输出至CPU下电控制电路，所述CPU下电控制电路的输出信号输出至外部上电控制信号锁存电路的解锁端；所述外部上电控制信号锁存电路的输出信号输出至上下电控制MOSFET驱动电路；所述上下电控制MOSFET驱动电路的输出信号输出至上下电控制MOSFET的栅极，控制其导通与关断；所述上下电控制MOSFET输出至DC/DC电源，所述DC/DC电源的输出给CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路供电。进一步，上电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号时：所述外部上电控制信号隔离电路的光耦(PC1)导通，输出高电平，此高电平信号分作两路，一路送给所述外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2导通，所述Q2集电极输出低电平，所述低电平一路送给CPU用作电路作状态反馈，另一路送给所述CPU下电控制电路的三极管Q6的发射极，使三极管Q6截止，从而使MOSFET管Q7截止，所述Q7截止保证电源上电过程中CPU下电控制电路不起作用；所述光耦(PC1)输出的高电平另一路送给外部上电控制信号锁存电路，使所述外部上电控制信号锁存电路的三极管Q3导通，从而使三极管Q4导通，所述Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3的基极以维持Q3的导通实现锁存功能，另一路送给所述上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5导通，所述Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。进一步，上电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平脉冲信号时：当脉冲信号的宽度和幅值大于电路要求的值时，所述外部上电控制信号隔离电路的光耦(PC1)输出跟随外部上电控制信号的高电平脉冲；此高电平脉冲分作两路，一路送给外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2导通，所述Q2集电极输出低电平脉冲，此低电平脉冲一路送给CPU电路用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，因CPU下电控制信号引脚在上电过程中配置成高阻态，故即便外部上电控制信号脉冲消失使Q2集电极(也是Q6发射极)输出高电平，仍然能使三极管Q6截止，从而使MOSFET管Q7截止，所述Q7截止可以保证电源上电过程中CPU下电控制电路不起作用；所述光耦(PC1)输出的高电平脉冲另一路送给外部上电控制信号锁存电路，使所述外部上电控制信号锁存电路的三极管Q3导通，从而使三极管Q4导通，所述Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3的基极，此时即便外部上电控制信号脉冲消失使光耦(PC1)输出变低电平，所述Q3仍可以维持导通实现锁存功能，所述Q4集电极输出高电平另一路送给上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5导通，所述Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET驱动电路(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。进一步，下电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为低电平信号时，所述外部上电控制信号隔离电路的光耦(PC1)截止，其输出被下拉至低电平；此低电平信号分作两路，一路送给所述外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2截止，所述Q2集电极输出高电平；此高电平一路送给CPU电路用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，当所述CPU电路根据Q2集电极的高电平检测到外部上电控制信号已消失，并根据系统中其它软件控制策略，判定达到可以下电的条件时，CPU电路送出一个低电平的下电控制信号给三极管Q6的基极，因此时Q6的发射极为高电平，故Q6导通，通过外部上电控制信号状态反馈电路的电阻R5和CPU下电控制电路的R19的分压关系，使CPU下电控制电路的MOSFET管Q7的栅极和源极间加上正电压，从而使Q7导通，所述Q7的漏极输出低电平；此低电平通过所述外部上电控制信号锁存电路的电阻R8反馈到Q3的基极，同时所述光耦(PC1)输出的低电平也送给Q3的基极，使得Q3截止，从而使Q4截止，所述Q4的集电极通过电阻R11下拉至低电平，继而将上电过程锁存的信号解锁，所述Q4集电极的低电平送给上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电的三极管Q5截止，所述Q5截止致稳压管ZD1无法反向击穿，使上下电控制MOSFET管(Q1)的栅极本文档来自技高网...

【技术保护点】
1.一种触发式上电及可控下电的电源控制方案，其特征在于：包括外部上电控制信号隔离电路、外部上电控制信号锁存电路、外部上电控制信号状态反馈电路、CPU下电控制电路、上下电控制MOSFET驱动电路、上下电控制MOSFET(Q1)、DC/DC电源和CPU电路；/n所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号或高电平脉冲信号；/n所述外部上电控制信号隔离电路的输出信号一路输出至外部上电控制信号锁存电路，另一路输出至外部上电控制信号状态反馈电路；/n所述外部上电控制信号状态反馈电路的输出信号一路输出至CPU，另一路输出至CPU下电控制电路；/n所述CPU电路的输出信号输出至CPU下电控制电路，所述CPU下电控制电路的输出信号输出至外部上电控制信号锁存电路的解锁端；/n所述外部上电控制信号锁存电路的输出信号输出至上下电控制MOSFET驱动电路；/n所述上下电控制MOSFET驱动电路的输出信号输出至上下电控制MOSFET的栅极，控制其导通与关断；/n所述上下电控制MOSFET输出至DC/DC电源，所述DC/DC电源的输出给CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路供电。/n...

【技术特征摘要】
1.一种触发式上电及可控下电的电源控制方案，其特征在于：包括外部上电控制信号隔离电路、外部上电控制信号锁存电路、外部上电控制信号状态反馈电路、CPU下电控制电路、上下电控制MOSFET驱动电路、上下电控制MOSFET(Q1)、DC/DC电源和CPU电路；
所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号或高电平脉冲信号；
所述外部上电控制信号隔离电路的输出信号一路输出至外部上电控制信号锁存电路，另一路输出至外部上电控制信号状态反馈电路；
所述外部上电控制信号状态反馈电路的输出信号一路输出至CPU，另一路输出至CPU下电控制电路；
所述CPU电路的输出信号输出至CPU下电控制电路，所述CPU下电控制电路的输出信号输出至外部上电控制信号锁存电路的解锁端；
所述外部上电控制信号锁存电路的输出信号输出至上下电控制MOSFET驱动电路；
所述上下电控制MOSFET驱动电路的输出信号输出至上下电控制MOSFET的栅极，控制其导通与关断；
所述上下电控制MOSFET输出至DC/DC电源，所述DC/DC电源的输出给CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路供电。


2.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：上电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号时：
所述外部上电控制信号隔离电路的光耦(PC1)导通，输出高电平，此高电平信号分作两路，一路送给所述外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2导通，所述Q2集电极输出低电平，所述低电平一路送给CPU用电路作状态反馈，另一路送给所述CPU下电控制电路的三极管Q6的发射极，使三极管Q6截止，从而使MOSFET管Q7截止，所述Q7截止保证电源上电过程中CPU下电控制电路不起作用；
所述光耦(PC1)输出的高电平另一路送给外部上电控制信号锁存电路，使所述外部上电控制信号锁存电路的三极管Q3导通，从而使三极管Q4导通，所述Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3的基极以维持Q3的导通实现锁存功能，另一路送给所述上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5导通，所述Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。


3.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：上电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平脉冲信号时：
当脉冲信号的宽度和幅值大于电路要求的值时，所述外部上电控制信号隔离电路的光耦(PC1)输出跟随外部上电控制信号的高电平脉冲；
此高电平脉冲分作两路，一路送给外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2导通，所述Q2集电极输出低电平脉冲，此低电平脉冲一路送给CPU电路用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，因CPU下电控制信号引脚在上电过程中配置成高阻态，故即便外部上电控制信号脉冲消失后使Q2集电极输出高电平，仍然可以使三极管Q6截止，从而使MOSFET管Q7截止，所述Q7截止保证电源上电过程中CPU下电控制电路不起作用；
所述光耦(PC1)输出的高电平脉冲另一路送给外部上电控制信号锁存电路，使所述外部上电控制信号锁存电路的三极管Q3导通，从而使三极管Q4导通，所述Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3的基极，此时即便外部上电控制信号脉冲消失使光耦(PC1)输出变低电平，所述Q3仍然能够维持导通实现锁存功能，所述Q4集电极输出高电平另一路送给上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5导通，所述Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET驱动电路(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。


4.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：下电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为低电平信号时，所述外部上电控制信号隔离电路的光耦(PC1)截止，其输出被下拉至低电平；
此低电平信号分作两路，一路送给所述外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2截止，所述Q2集电极输出高电平；
此高电平一路送给CPU电路用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，当所述CPU电路根据Q2集电极的高电平检测到外部上电控制信号已消失，并根据系统中其它软件控制策略，判定达到可以下电的条件时，CPU电路送出一个低电平的下电控制信号给三极管Q6的基极，因此时Q6的发射极为高电平，故Q6导通，通过外部上电控制信号状态反馈电路的电阻R5和CPU下电控制电路的R19的分压关系，使CPU下电控制电路的MOSFET管Q7的栅极和源极间加上正电压，从而使Q7导通，所述Q7的漏极输出低电平；
此低电平通过所述外部上电控制信号锁存电路的电阻R8反馈到Q3的基极，同时所述光耦(PC1...

【专利技术属性】
技术研发人员：候贤标，刘玉虎，
申请(专利权)人：江苏吉泰科电气股份有限公司，
类型：发明
国别省市：江苏;32