衬底偏压产生电路制造技术

本发明专利技术提供一种衬底偏压产生电路，用以提供一衬底偏压至一功能电路的一晶体管的衬底。此衬底偏压产生电路包含：一第一晶体管以及一第二晶体管，其串联连接于一供应电压端以及一接地端之间，且第一晶体管的一控制端耦接该第二晶体管的一控制端；一第三晶体管，其一端电耦接该第一晶体管与该第二晶体管其中之一的衬底，且该第三晶体管的另一端耦接该第三晶体管的衬底；一电阻元件，其耦接于该第三晶体管电耦接该第一晶体管与该第二晶体管其中之一的衬底的一端以及该第一晶体管的一电流流入端或是该第二晶体管的一电流流出端之间。该第三晶体管电耦接该第一晶体管与该第二晶体管其中之一的衬底的一端上的电压为衬底偏压。

【技术实现步骤摘要】
衬底偏压产生电路
本专利技术有关于一种衬底偏压产生电路，特别是有关于一种能随着供应电源电压的变化而提供适当的衬底偏压的衬底偏压产生电路。
技术介绍
近年来，物联网应用受到很大的瞩目，不过仍有关键技术须克服。例如，物联网应用所采用的元件必须有极低的功耗，即表示整体电路必须在供应电源电压(VDD)低于晶体管的标准阈值电压(thresholdvoltage)的情况下还能正常启动。因此，目前亟需要的是一种衬底偏压产生电路，其能让整体电路在较低的供应电源电压下还能正常启动，而当VDD恢复到标准阈值电压以上后又能让电路恢复成在阈值电压下的正常操作状态，而且尽可能没有漏电流产生。
技术实现思路
本专利技术的目的在于提供一种衬底偏压产生电路，其可在当供应电源电压低于晶体管的标准阈值电压时提供适当的衬底偏压，让功能电路的晶体管的阈值电压降低以利于启动，以及当供应电源电压高于晶体管的阈值电压时，本专利技术的衬底偏压产生电路提供适当的衬底偏压以减少漏电流。基于上述目的，本专利技术提供一种衬底偏压产生电路，其用以提供一衬底偏压至一功能电路的一晶体管的衬底，该衬底偏压产生电路包含第一晶体管、第二晶体管、第三晶体管以及一电阻元件。第一晶体管以及第二晶体管串联连接于高电压端以及低电压端之间，且第一晶体管的控制端耦接第二晶体管的控制端。第一晶体管的控制端以及第二晶体管的控制端接收一使能信号。第三晶体管的一端电耦接第一晶体管与第二晶体管之一的衬底，且第三晶体管的另一端耦接第三晶体管的衬底，第三晶体管的一控制端接收一反使能信号，而反使能信号为使能信号的反相信号。电阻元件耦接于第三晶体管电耦接第一晶体管与第二晶体管其中之一的衬底的一的该端以及第一晶体管的电流流入端或是第二晶体管的电流流出端之间。第三晶体管电耦接第一晶体管与第二晶体管其中之一的衬底的一端上的电压为衬底偏压。较佳地，第一晶体管为NMOS晶体管，第二晶体管为PMOS晶体管，第三晶体管为PMOS晶体管，且第三晶体管的该端为漏极，该第三晶体管的该漏极电耦接该第二晶体管的衬底，第三晶体管的衬底电耦接第三晶体管的源极，而第一晶体管的源极耦接低电压端或一预设偏压端，第二晶体管的源极耦接高电压端。较佳地，电阻元件的两端分别耦接于第三晶体管的漏极以及第二晶体管的漏极。较佳地，第三晶体管的漏极以及第二晶体管的漏极电连接，且电阻元件的两端分别耦接于第三晶体管的漏极以及第一晶体管的漏极。较佳地，第一晶体管为NMOS晶体管，第二晶体管为PMOS晶体管，第三晶体管为NMOS晶体管，且第三晶体管的该端为漏极，第三晶体管的漏极电耦接第一晶体管的衬底，第三晶体管的衬底电耦接第三晶体管的源极，而第一晶体管的源极电耦接低电压端，第二晶体管的源极耦接高电压端或一预设偏压端。较佳地，电阻元件的两端分别耦接于第三晶体管的漏极以及第一晶体管的漏极。较佳地，第三晶体管的漏极以及第一晶体管的漏极电连接，且电阻元件的两端分别耦接于第三晶体管的漏极以及第二晶体管的漏极。较佳地，高电压端为一供应电压端，该低电压端为一接地端。附图说明图1绘示本专利技术的衬底偏压产生电路的第一实施例的电路图；图2绘示本专利技术的衬底偏压产生电路的第二实施例的电路图；图3绘示本专利技术的衬底偏压产生电路的第一实施例应用于功能电路的示意图；图4绘示本专利技术的衬底偏压产生电路的第三实施例的电路图；图5绘示本专利技术的衬底偏压产生电路的第四实施例的电路图；图6绘示本专利技术的衬底偏压产生电路的第三实施例应用于功能电路的示意图；图7绘示本专利技术的衬底偏压产生电路的第五实施例应用于功能电路的示意图。附图标记：10、11、20、21、30：衬底偏压产生电路101、301、303：NMOS晶体管102、103、302：PMOS晶体管60、70：功能电路R1、R2、R3、R4：电阻元件EN：使能信号ENB：反使能信号VBP、VBN：衬底偏压GND：接地端VDD：供应电压端T1～T6：晶体管Zn：端点具体实施方式以下将配合图式及实施例来详细说明本专利技术的实施方式，藉此对本专利技术如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。在说明本专利技术的技术特征之前，先说明相关的名词定义。在下文中，所谓晶体管的“阈值电压”，为晶体管的栅极源极之间的电压(VGS)是否能导通晶体管的判断基准，以NMOS晶体管为例，其阈值电压为正值，当NMOS晶体管的栅极源极之间的电压大于阈值电压，则NMOS晶体管导通。阈值电压会随NMOS晶体管的衬底的电压而改变。通常NMOS晶体管的衬底电连接源极并连接供应电源或是接地，所以阈值电压为固定值。本专利技术的衬底偏压产生电路用以提供一衬底偏压至一功能电路的一晶体管的衬底，让功能电路在供应电源电压过低而处于次阈值电压(subthreshold)的状态下，仍能维持以较高频率操作。衬底偏压产生电路包含第一晶体管、第二晶体管、第三晶体管以及电阻元件。第一晶体管以及第二晶体管串联连接于一高电压端以及一低电压端之间。在以下说明中，高电压端为供应电压端VDD作为举例说明，而低电压端为接地端GND作为举例说明。第一晶体管的控制端耦接第二晶体管的控制端。第一晶体管的该控制端以及第二晶体管的该控制端接收一使能信号。第三晶体管的一端电耦接第一晶体管与第二晶体管中其中之一的衬底，且第三晶体管的另一端耦接第三晶体管的衬底。第三晶体管的一控制端接收一反使能信号，而反使能信号为使能信号的反相信号。电阻元件耦接于第三晶体管电耦接第一晶体管与第二晶体管其中之一的衬底的一端以及第一晶体管的电流流入端或是第二晶体管的电流流出端之间。以下将以多个实施例说明本专利技术的各种实施方式。请参阅图1，其绘示本专利技术的衬底偏压产生电路的第一实施例的电路图。图中，衬底偏压产生电路10所包含的晶体管以金属氧化物半导体场效晶体管(MOSFET，以下简称MOS晶体管)来实现，但此仅为举例，而非为限制本专利技术。第一晶体管为一N型金属氧化物半导体场效晶体管(以下简称NMOS晶体管)101，第二晶体管为一P型金属氧化物半导体场效晶体管(以下简称PMOS晶体管)102，第三晶体管为一PMOS晶体管103，且PMOS晶体管103的衬底(body)电耦接PMOS晶体管103的源极(source)。NMOS晶体管101的源极以及衬底耦接接地端GND，PMOS晶体管102的源极以及PMOS晶体管103的源极耦接供应电压端VDD，PMOS晶体管102的衬底耦接PMOS晶体管103的漏极(drain)。电阻元件R1的两端分别耦接于PMOS晶体管103的漏极、NMOS晶体管101的漏极、以及PMOS晶体管102的漏极。PMOS晶体管103的漏极耦接一功能电路的晶体管的衬底，所以PMOS晶体管103的漏极上的电压VBP输出提供给功能电路做为一衬底偏压。NMOS晶体管101的栅极(gate本文档来自技高网...

【技术保护点】
1.一种衬底偏压产生电路，用以提供一衬底偏压至一功能电路的一晶体管的衬底，其特征在于，包含：/n一第一晶体管以及一第二晶体管，串联连接于一高电压端以及一低电压端之间，且该第一晶体管的一控制端耦接该第二晶体管的一控制端，而该第一晶体管的该控制端以及该第二晶体管的该控制端接收一使能信号；/n一第三晶体管，该第三晶体管的一端电耦接该第一晶体管与该第二晶体管其中之一的衬底，且该第三晶体管的另一端耦接该第三晶体管的该衬底，且该第三晶体管的一控制端接收一反使能信号，而该反使能信号为该使能信号的反相信号；以及/n一电阻元件，耦接于该第三晶体管电耦接该第一晶体管与该第二晶体管其中之一的衬底的一端以及该第一晶体管的一电流流入端或是该第二晶体管的一电流流出端之间；/n其中该第三晶体管电耦接该第一晶体管与该第二晶体管其中之一的衬底的一端上的电压为该衬底偏压。/n

【技术特征摘要】
20190918 TW 1081336931.一种衬底偏压产生电路，用以提供一衬底偏压至一功能电路的一晶体管的衬底，其特征在于，包含：
一第一晶体管以及一第二晶体管，串联连接于一高电压端以及一低电压端之间，且该第一晶体管的一控制端耦接该第二晶体管的一控制端，而该第一晶体管的该控制端以及该第二晶体管的该控制端接收一使能信号；
一第三晶体管，该第三晶体管的一端电耦接该第一晶体管与该第二晶体管其中之一的衬底，且该第三晶体管的另一端耦接该第三晶体管的该衬底，且该第三晶体管的一控制端接收一反使能信号，而该反使能信号为该使能信号的反相信号；以及
一电阻元件，耦接于该第三晶体管电耦接该第一晶体管与该第二晶体管其中之一的衬底的一端以及该第一晶体管的一电流流入端或是该第二晶体管的一电流流出端之间；
其中该第三晶体管电耦接该第一晶体管与该第二晶体管其中之一的衬底的一端上的电压为该衬底偏压。


2.如权利要求1所述的衬底偏压产生电路，其特征在于，其中该第一晶体管为一NMOS晶体管，该第二晶体管为一PMOS晶体管，该第三晶体管为一PMOS晶体管，且该第三晶体管电耦接该第一晶体管与该第二晶体管其中之一的衬底的一端为漏极，该第三晶体管的该漏极电耦接该第二晶体管的衬底，该第三晶体管的该衬底电耦接该第三晶体管的源极，而该第一晶体管的源极耦接该低电压端或一预设偏压端，该第二晶体管的源极耦接...

【专利技术属性】
技术研发人员：黄铭信，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾;71