边界扫描测试方法及存储介质技术

本发明专利技术提供一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，包括以下步骤：配置FPGA进入测试模式；通过所述用户逻辑生成用于边界扫描测试的边界扫描链；载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；通过TDI端口发送第一测试矢量到所述待测PAD；进行边界扫描测试，载入EXTEST指令到所述待测PAD连通的器件；从TDO端口移出第一响应数据，进行响应分析和故障诊断。通过在FPGA用户逻辑里面对待测PAD进行软件设置，即可根据设置对待测PAD进行测试，而不测试和经过不需要测试的PAD。本发明专利技术缩短了边界扫描链，以实现更加快速、灵活的边界扫描测试，提高测试效率。

【技术实现步骤摘要】
边界扫描测试方法及存储介质
本专利技术涉及芯片测试领域，特别是涉及一种边界扫描测试方法及存储介质。
技术介绍
JTAG(JointTestActionGroup，联合测试工作组)是一种国际标准测试协议(IEEE1149.1兼容)，主要用于芯片内部测试。目前大多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。JTAG测试，指通过JTAG管脚，施加测试激励和分析测试响应，从而实现待测电路的故障诊断。边界扫描测试(BST)，指通过JTAG总线，利用芯片管脚(PAD)的边界扫描单元，实现对数字电路的测试。边界扫描测试具有简便快捷的优点，可实现研发、生产、维护整个产品周期的覆盖，可大大降低产品的测试成本。边界扫描单元放置于器件信号的输入端口、输出端口、双向端口、三态端口；将边界扫描单元连接在一起，构成边界扫描链。目前，边界扫描测试由硬件实现；但是，通过硬件实现边界扫描有比较大的缺点。首先，由于需要对所有PAD均进行边界扫描测试，导致测试时间长；其次，测试安排不灵活，无法配置需要测试的PAD。鉴于此，亟需一种新的边界扫描测试方法来解决上述问题，以实现更加快速、灵活的边界扫描测试，提高测试效率。
技术实现思路
基于此，本专利技术提供一种边界扫描测试方法，以实现更加快速地完成边界扫描测试。为达到上述目的，本专利技术提供了一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，包括以下步骤：S10、配置所述FPGA进入测试模式；S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链；S30、载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；S40、通过TDI端口发送第一测试矢量到所述待测PAD；S50、进行边界扫描测试，载入EXTEST指令到所述待测PAD连通的器件；S60、从TDO端口移出第一响应数据，进行响应分析和故障诊断。优选的，所述边界扫描链包括若干个扫描链单元，若干个所述扫描链单元串联组成扫描链。优选的，所述边界扫描链包括m个所述扫描链单元，所述FPGA包括n个PAD，其中，m≤n。优选的，所述“S10、配置所述FPGA进入测试模式”步骤还包括：调用边界扫描链测试接口，打开所述FPGA与所述用户逻辑连接的通道。优选的，所述“S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链”步骤包括：根据所述待测PAD的位置和数量，通过所述用户逻辑生成一条与所述待测PAD一一对应的边界扫描链。优选的，所述“S40、通过TDI端口发送第一测试矢量到所述待测PAD”步骤包括：进入SHIFT-DR状态，通过TDI端口串行移入所述第一测试矢量；进入UPDATE-DR状态，将所述第一测试矢量并行更新到所述边界扫描链的边界扫描寄存器中。优选的，所述“S50、进行边界扫描测试，载入EXTEST指令到所述待测PAD连通性的器件”步骤还包括：载入EXTEST指令到所述待测连通性的器件；加载第一测试矢量，进行外测试。优选的，所述“S60、从TDO端口移出第一响应数据，进行响应分析和故障诊断”还包括：从所述TDO端口移出所述第一响应数据，同时发送下一测试矢量至下一待测PAD。优选的，所述“从所述TDO端口移出所述第一响应数据，同时发送下一测试矢量至所述下一待测PAD”步骤还包括：进入CAPTURE-DR状态，将所述第一响应数据并行捕获到所述边界扫描链的边界扫描寄存器中；进入SHIFT-DR状态，将所述第一响应数据串行移出，同时将所述下一测试矢量串行移入所述下一待测PAD；进入UPDATE-DR状态，将所述下一测试矢量并行更新到所述边界扫描链的边界扫描寄存器中。本专利技术还提供了一种存储介质，所述存储介质存储有至少一个计算机程序，所述至少一个计算机程序被处理器执行时实现上述的边界扫描测试方法。本专利技术的有益效果在于：提供了一种边界扫描测试方法和存储介质，该边界扫描测试方法通过用户逻辑生成用于边界扫描测试的边界扫描链。本专利技术的边界扫描测试方法不需要进行硬件升级，通过在FPGA用户逻辑里面对待测PAD进行软件设置，即可根据设置对待测PAD进行测试，而不测试和经过不需要测试的PAD。本专利技术缩短了边界扫描链，以实现更加快速、灵活的边界扫描测试，提高测试效率。附图说明图1为本专利技术实施例的边界扫描测试流程图；图2为图1所示的边界扫描测试方法步骤S40的流程图；图3为图1所示的边界扫描测试方法步骤S50的流程图；图4为图1所示的边界扫描测试方法步骤S60的流程图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的较佳实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。如图1至图4所示，为本专利技术实施例的边界扫描测试方法。该边界扫描测试方法用于测试与用户逻辑有直接通路的PAD的连通性，如图1所示，该边界扫描测试方法包括以下步骤：S10、调用SCANCHAINGTP接口，SCANCHAINGTP为FPGA与用户逻辑之间的接口，调用该接口，即可打开FPGA与用户逻辑相连接的通道，配置FPGA进入测试模式；S20、通过用户逻辑生成用于边界扫描测试的边界扫描链；S30、载入边界扫描测试指令到FPGA，载入PRELOAD(预装)指令到待测PAD连通性的器件；S40、通过TDI(测试数据输入)端口发送第一测试矢量到待测PAD；S50、进行边界扫描测试，载入EXTEST(外测试)指令到所述待测PAD连通性的器件，将第一测试矢量移入连通性测试的器件PAD上；S60、从TDO(测试数据输出)端口移出第一响应数据，进行响应分析和故障诊断。进一步地，步骤S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链，具体包括：根据所述待测PAD的位置和数量，通过用户逻辑生成一条与所述待测PAD一一对应的边界扫描链。边界扫描链由若干扫描链单元串联组成，每一个扫描链单元包括一个数据单元和一个控制单元。边界扫描链第一个扫描链单元的SI(移位输入)连接TDI，第一个扫描链单元的SO(移位输出)连接第二个扫描链单元的SI，第二个扫描链单元的SO连接第三个扫描链单元的SI，以此类推，第m个(最后一个)扫描链单元的SO连接TDO。进一步地，所述边界扫描链包括m个扫描链单元，FPGA包括n个PAD，其中，m≤n。由于边界扫描链根据待测PAD一一对应生成，所以扫描链单元数量m小于等于n。在一可选本文档来自技高网...

【技术保护点】
1.一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，其特征在于，包括以下步骤：/nS10、配置FPGA进入测试模式；/nS20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链；/nS30、载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；/nS40、通过TDI端口发送第一测试矢量到所述待测PAD；/nS50、进行边界扫描测试，载入EXTEST指令到所述待测PAD连通性的器件；/nS60、从TDO端口移出第一响应数据，进行响应分析和故障诊断。/n

【技术特征摘要】
1.一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，其特征在于，包括以下步骤：
S10、配置FPGA进入测试模式；
S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链；
S30、载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；
S40、通过TDI端口发送第一测试矢量到所述待测PAD；
S50、进行边界扫描测试，载入EXTEST指令到所述待测PAD连通性的器件；
S60、从TDO端口移出第一响应数据，进行响应分析和故障诊断。


2.根据权利要求1所述的边界扫描测试方法，其特征在于，所述边界扫描链包括若干个扫描链单元，若干个所述扫描链单元串联组成扫描链。


3.根据权利要求2所述的边界扫描测试方法，其特征在于，所述边界扫描链包括m个所述扫描链单元，所述FPGA包括n个PAD，其中，m≤n。


4.根据权利要求1所述的边界扫描测试方法，其特征在于，所述“S10、配置所述FPGA进入测试模式”步骤还包括：
调用所述边界扫描链测试接口，打开所述FPGA与所述用户逻辑连接的通道,进入测试模式。


5.根据权利要求1所述的边界扫描测试方法，其特征在于，所述“S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链”步骤包括：
根据所述待测PAD的位置和数量，通过所述用户逻辑生成一条与所述待测PAD一一对应的边界扫描链。


6.根据权利要求1所述边界扫描测试方法，其特征在于，所述“S40、通过TD...

【专利技术属性】
技术研发人员：赵世赟，刘蒲霞，傅启攀，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：广东;44