用于逐次逼近型寄存器模数转换器的偏移校准制造技术

公开了一种使用两个或多个比较器的逐次逼近型寄存器(SAR)模数转换器(ADC)。这允许一个比较器的输出被锁存，而其他比较器正在比较和切换。统计测量被用于校正比较器中的一个或多个比较器的偏移。如果1和0在比特子集中出现的数目在统计上明显失配，那么对比较器中的一个或多个比较器的偏移进行调整，直到存在大致相等数目的1值和0值。这可以减少或消除对专用偏移校正循环的需要。

【技术实现步骤摘要】
【国外来华专利技术】用于逐次逼近型寄存器模数转换器的偏移校准附图说明图1是图示了逐次逼近型寄存器(SAR)模数转换器(ADC)的框图。图2是图示了两个比较器逐次逼近型寄存器模数转换器的框图。图3A至图3C是考虑到随机或分布良好的输入信号，最低有效比特值的分布的图示。图4是图示了校准最低有效比特比较器的方法的流程图。图5A是图示了具有抖动输入的逐次逼近型寄存器模数转换器的框图。图5B是图示了具有抖动输入的逐次逼近型寄存器模数转换器的另一实施例的框图。图6是图示了具有最低有效比特累加器的逐次逼近型寄存器模拟的框图。图7是图示了用于校准最低有效比特比较器的方法的流程图。图8A是图示了使用2个或多个比较器的逐次逼近型寄存器(SAR)模数转换器(ADC)的框图。图8B是图示了使用2个或多个比较器的逐次逼近型寄存器(SAR)模数转换器(ADC)的另一实施例的框图。图9A至图9C是考虑到随机或分布良好的输入信号，比特值分布的图示。图10是图示了校准至少一个比较器的方法的流程图。图11是图示了校准一个或多个比较器的方法的流程图。图12是处理系统的框图。具体实施方式逐次逼近型寄存器(SAR)模数转换器(ADC)如同具有用于确定最终输出的一个比特的每个比较步骤的二进制搜索进行操作。该过程从最高有效比特运作至最低有效比特。为了加快比较过程，可以利用两个或多个比较器。这允许多个比较器共存操作，但是在交错的操作阶段中。然而，SARADC的输出可能会由于比较器之间的偏移的失配而非线性地失真。比较器偏移之间的差异可以被称作“差分偏移”。解析比特n的比较器与解析比特n+1的比较器之间的“差分偏移”可能反映于比n的统计分布中。“共模偏移”或“DC偏移”是在所有比较器之间共有的共享偏移且对SARADC的非线性没有贡献或几乎没有贡献。在实施例中，统计测量被用于校正解析相邻位的比较器的差分偏移。例如，分布良好或随机的输入信号应该产生针对最低有效比特(例如比特#0)的大致相等数目的1值和0值。如果1和0出现的数目在统计上明显失配，那么可以对最低有效比特比较器的偏移进行调整，直到存在大致相等数目的1值和0值。这些调整使解析比特#0的比较器与解析比特#1的比较器之间的差分偏移为零。因此，减少或消除了对专用偏移校正循环的需要。图1是图示了逐次逼近型寄存器(SAR)模数转换器(ADC)的框图。在图1中，SARADC100包括N个比较器110至113、M位寄存器120、M位数模转换器(DAC)130、时钟和控制电路系统140以及分布计算150。SARADC100使用N个比较器来将其输入(VIN)处的模拟信号转换为M个数字位，其中N大于或等于2，且M是确定SARADC100的解析度的任意整数。SARADC100可以是集成电路的一部分。输入VIN处的模拟信号可以是待被转换为数字值的任何模拟电压。可以使用SARADC100进行模数转换的应用包括工业(或消费者)测量、语音带宽音频、数据获取、视频、无线电(例如IF采样)等。因此，VIN可以表示例如可通过模拟电路系统/传感器感测/接收的温度、光、湿度、压力、速度、位置、距离、数量、心电图信号、RF信号、音频信号和/或任何模拟(或数字)物理特性。在机器(例如汽车、工厂设备)中和它们周围的物理特性的转换已经实现了许多最新的技术进展。这些领域包括例如防震刹车、机器人技术、气候控制(例如恒温控制器)。模拟RF信号到数字值的转换已经通过用计算机功能(例如软件无线电、移动通信、CDMA、OFDM、OFDMA等)替换模拟电路系统，而在通信方面实现了许多最新进展。在操作中，在时钟和控制电路系统140的控制下，寄存器120最初被设置为DAC130可以输出的最大值的1/2(例如对于M＝6为100000)。在第一循环中，N-1级比较器113然后将DAC130的输出与输入电压VIN进行比较，以确定最高有效比特D[M-1]的值。然后将最高有效比特的值加载到寄存器120中，该寄存器可以使DAC130输出新的模拟电压。在下一个循环中，由N-2级比较器112将该新的模拟电压与输入电压VIN进行比较，来确定第二最高有效比特的值。然后将第二最高有效比特的值加载到寄存器120中，且在M个循环内依此类推。在已经确定了M个比特值之后，寄存器120中的值是SARADC100的输入VIN上的模拟电压的数字表示。SARADC100然后可以通过将寄存器120中的值设置为DAC130可以输出的最大值的1/2(例如对于M＝6为100000)并且继续进行相同过程，来继续转换VIN上的另一模拟电压。在实施例中，M是N的整数倍。这确保了比较器110始终是产生由SARADC100输出的最低有效比特的比较器。然而，也设想了其他配置。例如，如果M＝7(即，奇整数)且N＝2，那么SARADC100可以被配置成使得比较器110和111分别在交替转换循环上产生最低有效比特。复用器(图1中未示出)或其他逻辑可以被用于将比较器110和111的相应输出路由至寄存器120的适当位的位置。在实施例中，分布计算150监测由SARADC100通过多次模数转换输出的最低有效比特值。分布计算150监测由SARADC100输出的最低有效比特值，以确定1和0正在出现的数目是否存在统计上的明显失配。如果分布计算150确定了1和0出现的数目存在统计上的明显失配，那么分布计算150对最低有效比特比较器110的偏移进行调整。例如，如果分布计算150确定存在由比较器110输出的1的数目在统计上比0的数目更多的情况，那么分布计算150可以改变比较器110的偏移(例如经由信号OFF_ADJ)，以改变比较器110的阈值，因此比较器110针对任何给定比较将输出1的可能性增加。同样地，如果分布计算150确定由比较器110输出的0的数目在统计上比1的数目更多的情况，那么分布计算150可以改变比较器110的偏移(例如经由信号OFF_ADJ)，以改变比较器110的阈值，因此比较器110针对任何给定比较将输出0的可能性增加。应理解，还可以校正比较器111至113中的一者或多者的偏移。这些校正可以以各种方式执行。这些方式可以包括其他已知的校准技术和/或分析与比较器111至113相关联的统计分布。由于被用于比较器111至113的校准技术可以不包括统计分布分析，因此在图1中未示出分布计算150与比较器111至113之间的连接——但在一些实现中，可以存在连接。在实施例中，分布计算150是在与SARADC100的其余部分相同的集成电路上运行的电路系统和/或软件。在另一实施例中，分布计算150可以是在单独的集成电路上运行的软件，该软件可以控制比较器110的偏移(例如经由写入到控制输出OFF_ADJ信号的DAC的寄存器)。图2是图示了两个比较器逐次逼近型寄存器模数转换器的框图。在图2中，SARADC200包括比较器A210、比较器B211、M位寄存器220、M位数模转换器(DAC)230、时钟和控制电路系统240、分布计算250、本文档来自技高网...

【技术保护点】
1.一种减小逐次逼近型模数转换器的偏移误差的方法，包括：/n接收待被转换为数字表示的输入信号，所述数字表示具有多个比特，所述多个比特至少包括比特子集，其中所述数字表示的所述多个比特的比特值由至少两个比较器确定，所述至少两个比较器中的至少两者具有不相等的偏移电压；/n分析用于指示所述比特子集的比特值分布的比特值；以及/n基于对所述比特值的分析，调整所述至少两个比较器中的至少一个比较器的所述偏移。/n

【技术特征摘要】
【国外来华专利技术】20180803 US 62/714,538;20181126 US 62/771,5191.一种减小逐次逼近型模数转换器的偏移误差的方法，包括：
接收待被转换为数字表示的输入信号，所述数字表示具有多个比特，所述多个比特至少包括比特子集，其中所述数字表示的所述多个比特的比特值由至少两个比较器确定，所述至少两个比较器中的至少两者具有不相等的偏移电压；
分析用于指示所述比特子集的比特值分布的比特值；以及
基于对所述比特值的分析，调整所述至少两个比较器中的至少一个比较器的所述偏移。


2.根据权利要求1所述的方法，其中所述输入信号相对于所述比特子集实际上是随机的。


3.根据权利要求1所述的方法，其中影响所述比特子集的所述比特值分布的信号被施加至前体输入信号。


4.根据权利要求1所述的方法，还包括：
在到数字表示的多次转换上，计算所述比特子集中的每个比特子集的比特值的平均的表示；以及
将所述比特子集中的每个比特子集的所述平均的所述表示用作所述比特子集中的相对应的比特子集的所述比特值分布的所述表示。


5.根据权利要求4所述的方法，其中使用累加器电路来计算所述比特子集中的至少一个比特子集的比特值的所述平均的所述表示。


6.根据权利要求1所述的方法，其中所述至少两个比较器由两个比较器组成。


7.根据权利要求6所述的方法，其中所述两个比较器中的第一比较器确定所述数字表示的最低有效比特的比特值，且所述两个比较器中的第二比较器确定所述数字表示的第二最低有效比特的比特值。


8.一种集成电路，所述集成电路包括：
至少两个比较器，被配置为作为逐次逼近型模数转换器的一部分而操作，所述逐次逼近型模数转换器用于将输入信号转换为数字表示，所述数字表示具有多个比特，所述多个比特至少包括比特子集，其中所述多个比特的比特值由所述至少两个比较器的相应输出确定，所述至少两个比较器中的至少两者具有不相等的偏移电压；
用于分析指示所述比特子集的比特值分布的所述比特值的装置；以及
用于基于所述比特子集的所述比特值的所述分析，调整所述至少两个比较器中的至少一个比较器的偏移的装置。


9.根据权利要求8所述的集成电路，其中所述输入信号相对于所述多个比特的所述子集中的每个比特实际上是随机的。

【专利技术属性】
技术研发人员：K·C·戴尔，M·范埃尔塞尔，
申请(专利权)人：拉姆伯斯公司，
类型：发明
国别省市：美国;US