隔离的垂直纳米线制造技术

一种用于在纳米线中至少一个位置上电隔离垂直纳米线(210)的方法(100)。该方法包括设置(110)基材(200)，在基材(200)上形成(120)垂直纳米线堆叠。该堆叠包括至少一个第一材料纳米线段(211)。在垂直纳米线堆叠中的至少一个位置上设置第二材料牺牲段(212)。选择第二材料，使得可以相对于第一材料选择性地将其去除。此外，该方法包括对于应被隔离的所述至少一个纳米线段(211)创建(130)至少一个互连(214)，在创建互连(214)之后去除(140)所述至少一个牺牲段(212)并用隔离段(213)代替它。少一个牺牲段(212)并用隔离段(213)代替它。少一个牺牲段(212)并用隔离段(213)代替它。

【技术实现步骤摘要】
隔离的垂直纳米线


[0001]本专利技术涉及纳米线半导体器件领域。更具体地，本专利技术涉及用于电隔离垂直纳米线的方法。

技术介绍

[0002]垂直纳米线是用于减小半导体器件特征尺寸的主要竞争者之一。
[0003]用垂直纳米线制造半导体器件时需要解决的一个重要问题是纳米线与基材的隔离。已经提出了不同的方法来将纳米线与基材隔离，但是它们要么昂贵(SOI基材)，要么效率低下(P/N隔离)。
[0004]在P/N隔离的情况下，纳米线底部结具有对基材阱的P/N二极管接口。这在图1的示意图中显示。该图显示了垂直纳米线10，在其上集成有具有源极(S)、漏极(D)和栅极(G)的晶体管。此外，该图显示了基材13中的阱12中的高掺杂漏极11。高掺杂漏极11和阱12之间的P/N二极管接口对于结电容和泄漏是有害的。另外，阱是浮动的，需要抽头单元(tap cells)来稳定。在垂直纳米线的情况下，阱处理还增加了额外的处理步骤，而没有提供任何电气功能。
[0005]因此，需要用于电隔离垂直纳米线的良好方法。

技术实现思路

[0006]本专利技术的实施方式的一个目的是提供一种允许隔离垂直纳米线的方法。纳米线可以与基材隔离，或者在堆叠的纳米线的情况下可以与另一纳米线隔离。
[0007]上述目的是通过本专利技术所述的方法和装置实现的。
[0008]本专利技术的实施方式涉及一种用于在纳米线中的至少一个位置上电隔离垂直纳米线的方法。该方法包括设置基材，以及在基材上形成垂直纳米线堆叠。垂直纳米线堆叠包括至少一个第一材料纳米线段。当形成垂直纳米线堆叠时，在垂直纳米线堆叠中设置至少一个第二材料牺牲段。所述至少一个牺牲段设置在所述至少一个需要隔离的位置上。选择第二材料，使得可以相对于第一材料选择性地将其去除。此外，该方法包括对于应被隔离的所述至少一个纳米线段创建至少一个互连。此外，该方法包括在创建互连之后去除所述至少一个牺牲段并用隔离段代替它。
[0009]本专利技术的实施方式的一个优点在于，仅在与一条或多条垂直纳米线创建所述至少一个互连之后才去除牺牲段。这允许去除所述至少一个牺牲段的同时，一条或多条垂直纳米线通过所述至少一个互连保持在其位置。
[0010]本专利技术的实施方式的一个优点在于，设置了牺牲段，并且没有覆盖基材的完整的牺牲层。因此，当去除牺牲段时，完整的中间层没有被去除。
[0011]在本专利技术的实施方式中，所设置的牺牲段由晶体材料制成。
[0012]本专利技术的实施方式的一个优点在于，可以在与垂直纳米线形成互连之后去除牺牲段。因此，所述至少一个牺牲段可以在过程早期被去除，并且在去除所述至少一个牺牲段之
后，不应考虑由牺牲段材料施加的任何热预算限制。
[0013]在形成隔离段之后，可以应用标准步骤来在纳米线中创建半导体器件。例如，其可以是晶体管。栅极、间隔件的形成和用于创建晶体管的外延生长可以在去除牺牲段之后进行。外延例如可以在高于600℃的温度下进行。因此，有利的是，牺牲段已经被去除并且不施加热预算限制。
[0014]在本专利技术的实施方式中，该方法包括在垂直纳米线中设置第一半导体器件，使得所述一个或多个隔离段中的至少一个位于第一半导体器件和基材之间。
[0015]本专利技术的实施方式的一个优点在于，避免了第一半导体器件和基材之间的泄漏。本专利技术的实施方式的一个优点在于，与通过PN结的方式与基材隔离的半导体器件相比，可以获得纳米线与基材之间减小的电容。本专利技术的实施方式的一个优点在于，可以跳过阱的处理步骤。
[0016]在本专利技术的实施方式中，仅在去除牺牲段之后才执行了用于创建半导体器件的高热预算步骤。
[0017]在本专利技术的实施方式中，该方法包括在垂直纳米线中设置第一和第二半导体器件，使得所述一个或多个隔离段中的至少一个位于第一半导体器件和第二半导体器件之间。
[0018]本专利技术的实施方式的一个优点在于，垂直堆叠的半导体器件可以被彼此隔离。
[0019]在本专利技术的实施方式中，所述一个或多个半导体器件是晶体管。
[0020]在本专利技术的实施方式中，第一材料是硅。
[0021]其可以与堆叠组合，该堆叠中第二材料是硅锗。因此，有利的是，可以相对于Si选择性地去除SiGe。
[0022]在本专利技术的实施方式中，第一材料是硅锗。其可以与堆叠组合，该堆叠中第二材料是硅。因此，有利的是，可以相对于SiGe选择性地去除Si。
[0023]在本专利技术的实施方式中，第一材料是硅锗并且第二材料是锗。本专利技术的实施方式的一个优点在于，可以相对于SiGe选择性地去除Ge。
[0024]在本专利技术的实施方式中，第一材料是锗并且第二材料是硅锗。
[0025]在本专利技术的实施方式中，第一材料是砷化铟镓并且第二材料是磷化铟。
[0026]在本专利技术的实施方式中，通过外延生长设置牺牲段。
[0027]本专利技术特定和优选的方面在所附独立和从属权利要求中阐述。可以将从属权利要求中的特征与独立权利要求中的特征以及其它从属权利要求中的特征进行适当组合，而并不仅限于权利要求书中明确所述的情况。
[0028]本专利技术的这些和其它方面将参考下文所述的实施方式披露并阐明。
附图说明
[0029]图1显示了现有技术的垂直纳米线的示意图。
[0030]图2显示了根据本专利技术的实施方式的示例性方法的流程图。
[0031]图3至图15示意性地显示了使用根据本专利技术的实施方式的示例性方法形成垂直纳米线时的不同堆叠。
[0032]图16显示了使用根据本专利技术的实施方式的方法得到的示例性垂直纳米线的示意
图。
[0033]图17显示了堆叠的垂直纳米线的示意图，左图在垂直纳米线之间没有隔离，而右图在垂直纳米线之间具有隔离段，其使用根据本专利技术的实施方式的方法获得。
[0034]权利要求书中的任何附图标记不应理解为限制本专利技术的范围。在不同的图中，相同的附图标记表示相同或类似的元件。
具体实施方式
[0035]将就具体实施方式并参照某些附图对本专利技术进行描述，但本专利技术并不受此限制，仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元件的尺寸可能被夸大且未按比例尺绘画以用于说明目的。所述尺寸和相对尺寸不与本专利技术实践的实际减小相对应。
[0036]在说明书和权利要求书中的术语第一、第二等用来区别类似的元件，而不一定是用来描述时间、空间、等级顺序或任何其它方式的顺序。应理解，如此使用的术语在合适情况下可互换使用，本专利技术所述的实施方式能够按照本文所述或说明的顺序以外的其它顺序进行操作。
[0037]此外，在说明书和权利要求书中，术语顶、之下等用于描述目的，而不一定用于描述相对位置。应理解，如此使用的术语在合适情况下可互换使用，本专利技术所述的实施方式能够按照本文所述或说明的取向以外的其它取向进行操作。
[0038]应注意，权利要求中使用的术语“包含”不应解释为被限制为其后列出的部分，其不排除本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于在纳米线中至少一个位置上电隔离垂直纳米线(210)的方法(100)，该方法包括：设置(110)基材(200)，在基材(200)上形成(120)垂直纳米线堆叠，其包括至少一个第一材料纳米线段(211)，从而在垂直纳米线堆叠中的至少一个位置上设置至少一个第二材料牺牲段(212)，其中，选择所述第二材料，使得能够相对于第一材料选择性地将其去除，对于应被隔离的所述至少一个纳米线段(211)创建(130)至少一个互连(214)，在创建互连(214)之后去除(140)所述至少一个牺牲段(212)并用隔离段(213)代替它。2.如权利要求1所述的方法(100)，所述方法包括在垂直纳米线中设置第一半导体器件，使得所述一个或多个隔离段(213)中的至少一个位于第一半导体器件和基材(200)之间。3.如权利要求1所述的方法(100)，所述方法包括...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：